Please enable JavaScript.
Coggle requires JavaScript to display documents.
ARQUITECTURA DE HARDWARE PARALELO, Josue Rafael Olvera Maldonado -…
ARQUITECTURA DE HARDWARE
PARALELO
TAXONOMÍA DE FLINN (CLASIFICACIÓN CLÁSICA)
SISD (Single Instruction, Single Data): Procesadores mononúcleo tradicionales de arquitectura Von Neumann.
SIMD (Single Instruction, Multiple Data): Procesamiento vectorial, extensiones multimedia (AVX/SSE) y unidades de procesamiento gráfico (GPUs).
MISD (Multiple Instruction, Single Data): Canalización de instrucciones (pipelining) y sistemas tolerantes a fallos especializados.
MIMD (Multiple Instruction, Multiple Data): Sistemas multiprocesador modernos (multinúcleo y distribuidos).
MODELOS DE MEMORIA Y ACCESO FÍSICO
Memoria Compartida Uniforme (UMA / SMP): Acceso simétrico y con tiempos idénticos a la memoria principal para todos los núcleos.
Memoria Compartida No Uniforme (NUMA): Arquitecturas donde el tiempo de acceso depende de la ubicación del banco de memoria respecto al nodo procesador.
Memoria Distribuida (Clústeres): Nodos independientes con memoria privada interconectados por redes de alta velocidad (InfiniBand, Ethernet Gigabit).
Memoria Virtual Compartida / Distribuida (DSM): Abstracción de memoria compartida sobre hardware de memoria distribuida.
NIVELES Y FORMAS DE PARALELISMO EN HARDWARE
ILP (Instruction-Level Parallelism): Ejecución superescalar, ejecución fuera de orden (out-of-order) y predicción de saltos.
DLP (Data-Level Parallelism): Procesamiento en paralelo de elementos de datos mediante vectores o matrices.
TLP (Thread-Level Parallelism): Ejecución simultánea de múltiples hilos (SMT / Hyper-Threading) en núcleos físicos.
COMPONENTES Y TIPOS DE PROCESADORES
Procesadores Multinúcleo (Multi-core): Integración de múltiples núcleos de propósito general en un solo chip.
Arquitecturas Many-core: Unidades masivamente paralelas enfocadas en rendimiento por vatio (ej. GPUs modernas con miles de hilos ligeros).
Aceleradores Heterogéneos: Integración de CPU con GPUs, FPGAs y TPUs / ASICs especializados en inteligencia artificial.
JERARQUÍA DE CACHÉ Y COHERENCIA
Estructura de Cachés (L1, L2, L3) y su impacto en la latencia.
Coherencia de Caché (Cache Coherency): Protocolos (como MESI) para asegurar que todos los núcleos vean una vista consistente de los datos compartidos.
El problema de la Falsa Compartición (False Sharing): Colisiones en líneas de caché por variables independientes en espacios contiguos y su mitigación mediante padding.
Josue Rafael Olvera Maldonado