Please enable JavaScript.
Coggle requires JavaScript to display documents.
Introdução à AOC, Mapa Mental do Cap. 1 …
Introdução à AOC
1.1 Introdução
Computadores
Natureza
Características
Dificuldades
Variedade de produtos
Mudanças Rápidas
1.2 Arquitetura e Organização
Arquitetura
Programador
Elementos Visíveis
Impacto
Programas/Lógica
x86
Não Compatíveis
x86-16
Compatíveis
x86-32
x86-64
ARM
Organização
Unidades Operacionais
Interconexões
Forma Física
Circuitos
SoC
Chip
GPU
NPU
CPU
RAM
Placa-Mãe
Componentes Separados
1.4 História dos Computadores
1a Geração
Válvulas
ENIAC
18k válvulas
30 toneladas
Mecanismo de Chaves
O IAS
Programa Armazenado
Estrutura
Memória Principal
ALU
CPU
Unidade de Controle
E/S
2a Geração
Transistores
Menores
Baratos
Estado Sólido
Silício
3a Geração
Circuitos Integrados
Microeletrônica
portas (AND, OR, NOT)
Semicondutores
Ex: Wafer de Silício
células de memória
Interconexões
Lei de Moore
Transistores Menores
Chips
Mais poderosos
Mais Componentes
Empacotamento Maior
Maior Velocidade
Chips
Monolíticos
Peça Única
Chiplets
Múltiplos Módulos
Especializados
Evolução
Válvula
Transistores
Circuitos Integrados
Multicore
Sistemas Homogêneos/SoC
1.5 Arquiteturas
x86
Intel
tipos
x86-16
Intel 8086
Intel 80286
x86-32
Pentium Pro,2,3,4
Intel 80486
x86-64
AMD64
Intel 64
IBM
Licenciamento
AMD
CISC
Processadores brutos
ARM
ARM Holdings
Advanced RISC Machines
Licenciamento
Processadores
Arquitetura
tipos
32 bits
ARMv1 a ARMv7
32/64 bits
ARMv8 e ARMv9
Núcleos
Córtex-M
Microcontroladores
Baixo Consumo
32 bits
Córtex-R
Realtime
clock elevado
baixa latência
32/64 bits
Córtex-A
32/64 bits
Sistemas Operacionais
Avançados
RISC
Nuvem
CISC x RISC
RISC
Instruções Simples
Endereçamento simples
Operações
Load
Store
Memória Principal
Registradores
Ideais Compartilhadas
CISC por dentro
RISC por fora
Eficiência
decodificadores simples
mais núcleos
menor consumo
CISC
Instruções complexas
Eficiência
transistores
decodificadores
controladores
Complexos
desperdício de energia
1.3 Estrutura e Funções
Estrutura
Interação
Componentes
Estrutura Simples
CPU
U Controle
ALU
Registradores
Interconexão da CPU
Multicore
Vários núcleos
unidades de processamento
2 more items...
Memória
Cache
L1, L2, L3, L4
Memória Principal
E/S
Interconexão do Sistema
Função
Operação Individual
Processamento
Armazenamento
Movimentação
Dados
Controle
Mapa Mental do Cap. 1 Turma : AOC/2 T2; Aluno : Luís Henrique Kenji