Please enable JavaScript.
Coggle requires JavaScript to display documents.
RISC vs. CISC - Coggle Diagram
RISC vs. CISC
• náročná realizácia • hard-wired logika
• pipeline
• cache
Výhody
• vyšší výkon
• menej tranzistorov
• lepší pomer cena/výkon
↓ počet inštrukcií • veľa ↑ výkon • málo (80–150)
• zložité • jednoduché
• špecifické • často použité
Vlastnosti Riadenie Princípy Load / Store
(Complex Instruction Set) (Reduced Instruction Set)
┌─────────┴─────────┐ ┌─────────┴─────────┐
Cieľ Inštrukcie Cieľ Inštrukcie
• priamy prístup • pevný formát • výpočty:
do pamäte • regularita len registre
Nevýhody Vlastnosti
ARCHITEKTÚRA PROCESOROV
┌───────────────────┴───────────────────┐
CISC RISC
• premenná dĺžka • mikroprogram • 1 inštrukcia • pamäť:
• viac cyklov • zložité dekód. = 1 cyklus Load / Store
• zložitý HW • pevná dĺžka
• horší pipeline • jednoduché adres.