Please enable JavaScript.
Coggle requires JavaScript to display documents.
Pamäťový podsystém - Coggle Diagram
Pamäťový podsystém
Operačná pamäť
počítač z nej načítava inštrukcie
energeticky závislá (= volatile memory)
Pripojenie k CPU cez zbernice
Riadiaca
prepája riadiace časti CPU a RAM
Adresová
prepája adresové vstupy s registrom CPU - MAR (Memory Adress Register)
Dátová
MBR (Memory Buffer Register)
náhodný prístup pre čítanie aj zápis -
RAM
/RWM
Najčastejšie sa realizuje pomocou
DRAM
Dynamická pamäť
každý bit informácie je v
kondenzátore
musí sa pravidelne
obnovovať
Konštrukcia
základná pamäťová bunka
1T1C = 1 tranzistor, 1 kondenzátor
spájajú sa do
poľa
pamäťových buniek
adresa 1 bunky =
riadok
prepojené riadky slova (word line)
stĺpec
prepojené bitové stĺpce (bit line)
čítanie alebo zápis informácie
dekodér stĺpca
vyberie adresovaný stĺpec
dekodér riadku
otvorí všetky tranzistory vo word line
riadiaci vstup R/W
ak read tak
Data output
ak write tak
Data input
zosilňovače
bitové stĺpce sú veľmi dlhé
zosilňujú odchýlku napätia
obnovujú pôvodnú úroveň náboja
"otvárajú" riadky
obnovovanie obsahu
spravidla v nekonečnom cykle
riadené HW mimo DRAM alebo priamo v nej
Bezpečnosť
zachovanie dát je garantované pri pravidelnej obnove
"zvyšková pamäť" =
jav, pri ktorom dáta ostávajú aj po zastavení obnovovania
môžu to byť až minúty
cez špecialny program sa dá dostať k heslu disku v operačnej pamäti
SRAM
Statická pamäť
nepotrebuje obnovu dát
Konštrukcia
zložitá (6 tranzistorov na 1 bit
drahá
rýchla
využitie v cache
Vyrovnávacia pamäť = cache
vkladá sa
medzi CPU a operačnú pamäť
priamo do CPU - častejšie
malá veľkosť ale vysoká rýchlosť
Fungovanie
CPU sa "pýta" či má v sebe uloženú požadovanú hodnotu
ak áno
cache hit
prenos len na úrovni slov
ak nie
cache miss
prenos celého bloku okolo požadovanej hodnoty
Konštrukcia
RAM
Priamo mapovaná pamäť
adresa sa rozdelí na značku a posun
CAM
Plne asociatívna pamäť
slovník dvojíc = adresa a hodnota
kombinovaný prístup
množinovo asociatívna pamäť
Viacúrovňové rýchle vyrovnávacie pamäte
väčšia pamäť
"+" väčšia šanca nájsť info
"-" zväčšuje sa latencia - doba prístupu
CPU používa niekoľko úrovni cache
Pamäťová hierarchia
Problém = jedna pamäť nemôže byť veľká, rýchla a lacná
Riešenie = viacero pamätí
čím bližšie je pamäť k CPU, tým je rýchlejšia
princíp lokálnosti referencií = Programy majú tendenciu opakovane používať rovnaké alebo blízke údaje v pamäti
registre
L1 ..... L3 cache
operačná pamäť
rýchla disková cache
interný HD
buffer = pracovná pamäť komponentov