Please enable JavaScript.
Coggle requires JavaScript to display documents.
CPU - Coggle Diagram
CPU
Arquitetura da CPU
🔸 RISC (Reduced Instruction Set Computer)
Instruções simples e rápidas
Ideal para pipelining
🔸 CISC (Complex Instruction Set Computer)
Instruções complexas e multifunção
Mais difĂcil de pipeline
Pipeline
📌 Técnica para executar várias instruções simultaneamente em diferentes estágios
⚙️ Estágios comuns:
IF – Busca da instrução
ID – Decodificação
EX – Execução
MEM – Acesso à memória
WB – Escrita no registrador
⚠️ Problemas possĂveis:
Hazard de dados → solução: stall ou forwarding
Stall: pausa temporária por dependência de dados
Forwarding: envio direto de dados entre estágios para evitar stall
Unidade de Controle
🧩 Hardwired (Cablada)
Rápida, porĂ©m inflexĂvel
🧠Microprogramada
Mais flexĂvel para modificar/adicionar instruções
Usa memĂłria de controle
Multicore
💡 Vários núcleos de processamento em um só chip
Permite execução paralela
Melhora desempenho em tarefas simultâneas
CPI (Cycles Per Instruction)
📉 Métrica de desempenho
Número médio de ciclos por instrução
Menor CPI = maior eficiĂŞncia