Please enable JavaScript.
Coggle requires JavaScript to display documents.
Estructuras de Interconexión en Computadoras, Luis Manuel Torrero…
Estructuras de Interconexión en Computadoras
Definición de Bus
Sistema de líneas eléctricas digitales
Transfiere señales binarias (ceros y unos)
Conecta componentes internos y entre computadoras
Fundamental en arquitectura computacional
Etapas o Generaciones de Buses
Primera generación
Buses independientes: uno para memoria, otro para dispositivos
Acceso independiente a cada bus
Limitaciones: crecimiento y actualización restringidos
Segunda Generación
Introducción del chipset
Gestiona flujo de datos
Coordina periféricos
Mejora en velocidad y control
Tercera generación
Conexiones punto a punto
Interfaces seriales
Negociación dinámica con CPU
Mayor flexibilidad y escalabilidad
Redes de conexiones directas entre componentes
Chip en medio de los buses
Dos caminos separados convergiendo en la CPU
Tipos de Rutas de Comunicación
Bus de datos
Transporta datos entre dispositivos y CPU
Bus de dirección
Identifica dispositivos o memoria
Bus de control
Coordina acceso y gestión de recursos
Señales de tráfico o semáforo
Número de dirección o etiqueta en la línea
Ejemplo visual:
Flechas bidireccionales entre CPU y periféricos
Estructuras de Interconexión en el Sistema
Relación entre CPU, memoria, periféricos
Red de buses
Interconexión en serie y paralelo
Conexiones punto a punto
Ejemplo:
CPU con bus de datos, memoria RAM, dispositivos de entrada/salida, memoria ROM
Componentes clave:
Microprocesador
Memoria RAM y ROM
Dispositivos periféricos
Funciones Principales
Facilitar el intercambio eficiente de información
Permitir la comunicación entre componentes
Mejorar la velocidad y rendimiento del sistema
Rutas de comunicación
Facilitan intercambio eficiente de información
Permiten escalabilidad, actualización y compatibilidad
Impacto en rendimiento
La velocidad y eficiencia del bus afectan directamente el desempeño del sistema
Relación con la jerarquía de memoria
La estructura de interconexión determina acceso rápido a memoria cache y RAM
Luis Manuel Torrero Perigault