Please enable JavaScript.
Coggle requires JavaScript to display documents.
Arquitetura de Processadores - Coggle Diagram
Arquitetura de Processadores
1º Q_ Arquitetura de processadores
RISC E CISC
RISC
(Reduced Instruction Set Computer)
Computador com Conjunto Reduzido de Instruções
Conjuto reduzido de instruções
Arquitetura de processadores Dispositivos Moveis
Menas Instruções
Conjuntos de arquiteturas
Arm, PowerPC e RISC-V,
'+' instruções em - Tempo
Assembly
MIPS (Microprocessor without Interlocked Pipeline Stages)
sistemas embarcados, roteadores
estações de trabalho e servidores
Ex: MIPS32, MIPS64
SPARC (Scalable Processor Architecture)
Ex: UltraSPARC, SPARC64.
Servidores de alto desempenho
Alpha
Foi RISC
Servidores
SuperH (SH)
embarcados e consoles de videogame
EX: SH-2, SH-4
OpenRISC
arquitetura open-source
fins educacionais
Ex: OpenRISC 1200.
Marcas de processadores
Qualcomm, Apple, MediaTek e Samsung
Objetivo
Executar cada instução em um unico clico de clock
Principios de projeto RISC
instruções são diretamente executadas por hardware
apenas uma microinstrução
sem a intervenção de um interpretador (microcódigo)
CISC
(Complex Instruction Set Computer)
Pcs
servidores
Conjuntos de arquiteturas
x86, IA-64 e IBM Z
Marcas de processadores
Intel e AMD
Determina
Quantidade e a complexidade
Chipes
Instruções
Conhecimentos
Modelo de Van neumann
1946
Unidade de Entrada
Instruções e dados
Mouse e teclados
Unidade de Controle
Gerencia recursos
Cordena
Busca instruções na memoria
ULA
Realiza Operações Lógicas e Aritimeticas
Unidade de Memoria
Memoria Ram
Dispositivos eletrônico
Armazenar e fornecer Informações temporaria
Unidade de Saída
Disponibilizar Informações
Usuarios
Monitor
Registradores
Armazena dados e instruções
Dentro do processador
Dois ciclo de clock
Alan Turing
Matematico e Cientista
Decodificação de mensagem 2º GM
Conceito de computabilidade
Modelo matematico Formal
Maquina de Turing
Representa a computação
Pai da Computação
Modelo de Harvard
Duas memorias
Um clico de clock
Permite o pipeline
Mais rapido