Please enable JavaScript.
Coggle requires JavaScript to display documents.
Paralelismo en las instrucciones y procesadores superescalares - Coggle…
Paralelismo en las instrucciones y procesadores superescalares
Visión de
Conjunto
ILP
Ejecución simultánea de
múltiples instrucciones
Pipeline profundo
Unidades funcionales múltiples
PowerPC
Pipeline
Decode
Issue
Fetch
Execute
Writeback
Unidades
funcionales
múltiples
Ventanas de
registros
Ejecución fuera
de orden
Predicción de saltos
AltiVec (SIMD)
Cuestiones Relacionadas
con el Diseño
Dependencias
de datos
WAR
WAW
RAW
Manejo de hazards
Stalls
Forwarding
Predicción de saltos
Precisión
Técnicas
Control de flujo
Bucles
Instrucciones de salto
Reordenamiento
de instrucciones
Ancho de banda de memoria
Pentium 4
NetBurst
Pipeline
20+ etapas
Hyper-Threading
Tecnología de ejecución
fuera de orden
Cache
L1
L2
L3