Please enable JavaScript.
Coggle requires JavaScript to display documents.
Computadores de Repertorio Reducido de Instrucciones (RISC) - Coggle…
Computadores de Repertorio Reducido de Instrucciones (RISC)
Ejecución de
Instrucciones
Instrucciones
Simples
Uniformes
Ciclos de reloj
1 ciclo por
instrucción
Foco
Velocidad
Eficiencia
Minimización
Accesos a memoria
Amplio Banco
de Registros
Propósito general
Reducción accesos
a memoria
Velocidad de
ejecución
Registros en
operaciones
Arquitectura de
Repertorio Reducido
de Instrucciones
Diseño simplificado
Instrucciones de longitud fija
Pipeline profundo
Unidad de control cableada
SPARC
Registros
load/store
ALU
Control
Escalabilidad
Rendimiento
Segmentación
en RISC
Pipeline
Fetch
Decode
Execute
Memory
Writeback
Reducción de latencias
Manejo de hazards
Forwarding
Stalls
Aumento del throughput
Registros Basada
en el Compilador
Eficiente de
registros
Minimización de
carga/almacenamiento
Análisis
Dependencias
código optimizado
MIPS R4000
RISC
Pipeline
5 Etapas
Instrucciones
Load/store
ALU
Control
Rendimiento
Eficiencia
RISC y CISC
CISC
Densidad de código
Funcionalidad
Complejidad
RISC
Simplicidad
Velocidad
Eficiencia
Rendimiento