Please enable JavaScript.
Coggle requires JavaScript to display documents.
IL MICROPROCESSORE - Coggle Diagram
IL MICROPROCESSORE
ARCHITETTURA DELLA CPU
I BUS
SYSTEM BUS
ADDRESS BUS
CONNESSIONI DEI TRASFERIMENTI DEGLI INDIRIZZI
DATA BUS
CONNESSIONI DEI TRASFERIMENTI DEI DATI
CONTROL BUS
CONNESSIONI DEI DATI DELLA CPU
ADDRESS / DATA BUS
NEI MICROPROCESSORI C'E' ANCHE UN BUS
ARCHITETTURA
SOFTWARE
SISTEMA OPERATIVO
HARDWARE
MICROPROCESSORE CON REGISTRI E BUS
LA CPU
HA UNO SCHEMA A BLOCCHI
CACHE INTERNA
MEMORIA DELLE ISTRUZIONI SUCCESSIVE
LCU
(LOGIC CONTROL UNIT)
DA IMPULSI ELETTRICI A SEGNALI UTILI
REGISTERS
MEMORIA CONSERVA DATI E INFORMAZIONI
MI
(MEMORY INTERFACE)
FORNISCE AI BUS ESTERNI IMPULSI PER COMUNICARE
ALU
(ARITHMETIC LOGIC UNIT)
OPERAZIONI LOGICO - MATEMATICHE
CU
(CONTROL UNIT)
OPERAZIONI INTERNE DEI BLOCCHI
BUS INTERNO
(CPU BUS)
COLLEGAMENTI CHE TRASFERISCE DATI E INDIRIZZI
I REGISTRI
PC
(PROGRAM COUNTER)
MEMORIZZA L'ISTRUZIONE DA ESEGUIRE
SR
(STATUS REGISTER)
MEMORIZZA CON I FLAG IL PROCESSORE DOPO
IR
(INSTRUCTION REGISTER)
MEMORIZZA L'OPCODE DELL'ISTRUZIONE
SP
(STACK POINTER)
MEMORIZZA L'INDIRIZZO DELLO STACK
DR
(DATA REGISTER)
DATI DALLA MEMORIA ALLA CPU E VICEVERSA
REGISTRI DI LAVORO
(REGISTRI GENERALI)
MEMORIZZANO I RISULTATI DALL'ALU
AR
(ADDRESS REGISTER)
MEMORIZZA GLI INDIRIZZI PER ACCESSI IN MEMORIA
LA TECNICA PIPELINING
PROBLEMI DI GESTIONE DELLE PIPELINE
SALTI DI ESECUZIONE O LEGAMI TROPPO STRETTI
USARE REGISTRI A DOPPIA PORTA
USARE PIU' PIPELINE AUTONOME IN PARALLELO
USARE I CIRCUITI
SUDDIVIDERE L'ESECUZIONE
LA PIPELINE
IL PIPELINING CONSENTE DI ELABORARE IN PARALLELO PIU' ISTRUZIONI
OGNI SEQUENZA INDIPENDENTE = PIPELINE
I SET DI ISTRUZIONI MACCHINA: CISC E RISC
ARCHITETTURE CISC E RISC
RISC
(REDUCED INSTRUCTION SET COMPUTER)
IL MICROPROCESSORE ESEGUE ALCUNE ISTRUZIONI BASE
CISC
(COMPLEX INSTRUCTION SET COMPUTER)
IL MICROPROCESSORE ESEGUE COMPLESSE ISTRUZIONI
IL LINGUAGGIO MACCHINA E LE ARCHITETTURE
INSIEME DI ISTRUZIONI CHE LA CPU COMPRENDE
ARCHITETTURA A DUE OPERANDI
HA ABBASTANZA BIT, MA BISOGNA SALVARE IL PRIMO OPERANDO
ARCHITETTURA A TRE OPERANDI
GLI OPERANDI SONO ESPLICITI, MA I BIT SONO LIMITATI
ARCHITETTURA A UN OPERANDO
HA MOLTI BIT, MA BISOGNA PREDISPORRE UN OPERANDO
IL CICLO MACCHINA
IF (INSTRUCTION FETCH)
ID (INSTRUCTION DECODE)
EX (EXECUTION)
MEM (MEMORY)
WB (WRITE BACK)
LETTURA DELL'ISTRUZIONE
ISTRUZIONE E LETTURA DEI DATI
ESECUZIONE DELL'ISTRUZIONE
SCRITTURA DEL RISULTATO
SCRITTURA DEL RISULTATO