Please enable JavaScript.

Coggle requires JavaScript to display documents.

sistemi e reti parte 2 - Coggle Diagram

- - - - Quando la CPU deve effettuare una lettura, le informazioni vengono cercate prima nella cache;
    - - SI DIVIDE IN WRITE TROUGH E WRITE BACK
        
        WRITE BACK: le operazioni di scrittura vengono effettuate solo nella cache;
        
        PRO
        
        Le operazioni di scrittura sono più veloci perchè: sono svolte alla frequenza della cache
        
        CONTRO
        
        Questo metodo è più complesso
        da implementare
        
        WRITE TROUGH : l’operazione di scrittura viene effettuata sia nella cache sia in memoria centrale
        
        PRO
        
        Questo metodo è semplice da realizzare non richiede che le linee della cache vengano riscritte in memoria
        
        CONTRO
        
        Le operazioni di scrittura sono più onerose in termini di tempo.
  - - - una cache esterna ma collegata
        direttamente al processore;
    - - una cache esterna sulla motherboard
    - - una cache integrata direttamente nel
        processore;
- - - - TIPI DI INDIRIZZAMENTO DI RAM
        
        FISICO
        
        Ogni locazione ha un unico indirizzo assoluto, ma più indirizzi relativi: a un indirizzo assoluto possono corrispondere più indirizzi relativi.
        
        LOGICO
    - - Bus Dati
        
        Influenza la dimensione della cella di memoria che conterrà i dati.
      - Bus Indirizzi
        
        Influenza il numero di celle di memoria indirizzabili nella RAM
  - - - ovvero: è il ‘vocabolario’ della CPU, cioè l’insieme di tutte le istruzioni elementari
    - - DI TRASFERIMENTO
      - DI CONTROLLO
      - TIPO OPERATIVO
    - - RISC
        
        Fase di fetch semplice
        
        Più semplice implementare la
        pipeline
        
        Istruzioni di lunghezza fissa
        
        HW più semplice
      - CISC
        
        Fase di fetch più complessa
        
        Più difficile implementare la
        pipeline
        
        Istruzioni di lunghezza variabile
        
        HW più complesso,