Please enable JavaScript.
Coggle requires JavaScript to display documents.
Phân loại trong thiết kế vi mạch, Kết quả có được:, Kết quả có đươc:, Kết…
Phân loại trong thiết kế vi mạch
Các dạng thiết kế
Thiết kế đồng bộ
thiết kế sử dụng 1 xung clock hoặc nhiều xung clock đồng bộ.
thiết kế đồng bộ 1 xung clock 1 cạnh tích cực
thiết kế đồng bộ xung clock 2 cạnh tích cực
bộ rippel counter.
Thiết kế nhiều xung clock bất đồng bộ
thiết kế sử dụng nhiều xung clock hoặc 1 xung archronous
sử dụng đầu vào là đầu ra của port chip
clock ngõ vào và clock ngõ ra PLL
Thiết kế mạch bất đồng bộ.
tạo độ trễ đường dây.
Kết quả có được:
Bảng phân tích mạch nguyên lý của thiết kế
Các tập tin mã nguồn (RTL code)
Tài liệu mô tả thiết kế
Kết quả có đươc:
Môi trường mô phỏng của thiết kế
RTL code đã được sửa lỗi và đảm bảo đúng chức năng.
Các file tổng họp laout đã được sửa lỗi và đảm bảo thực hiện đúng chức năng
Kết quả có được:
Sau tổng hợp: file netlist
Sau layout: file .gds
Các file khác
Phân tích thiết kế
phân tích cấu trúc
sơ đồ khối tín hiệu giao tiếp
mạch nguyên lý
mô tả mã nguồn
dùng verilog và VHDL để mô tả phần cứng
Thiết kế vật lý
Tổng hợp
biên dịch RTL code để tạo tập tin netslit
layout
sử dụng netslit để bố trí các thành phần trên một diện tích tạo nên lõi chip.
Chế tạo/sản xuất
Chế tạo loãi chip trên wafer
Sử dụng layout để chế tạo loãi chíp trên wafer
Đóng gói chíp
cắt riêng từng loãi chíp trên wafer và đóng gói
Quy trình cơ bản tạo ra vi mạch số
phân tích thiết kế
kiểm tra và sửa lỗi
thiết kế vật lý
chế tạo và sản xuất
Kiểm tra và sửa lỗi
mô phỏng thiết kế
mô phỏng mã nguồn
mô phỏng chức năng ma không tính đến định thời và độ trễ của tín hiệu.
mô phỏng mức cổng
mô phỏng chức năng có tính đến định thời và độ trễ của tín hiệu.