Please enable JavaScript.
Coggle requires JavaScript to display documents.
计算机组成原理 - Coggle Diagram
计算机组成原理
存储系统
主存与CPU
外存
主存
cache
主存与cache的地址映射方式
全相联映射方式
主存块号=标记号
组相联映射方式
主存块号=标记号+组号
组号=块号%组数
直接映射方式
主存块号=标记号+行号
行号=块号%行数
cache的命中率
包含
SRAM
控制逻辑
存储器概述
存储器的层次结构
寄存器->Cache->主存->辅存->外存
虚拟存储器
页式存储器
逻辑地址
前面是逻辑页号
后面是页内地址
和物理地址的关系
主存块号与页内地址拼接得到物理地址
逻辑页号由页表对应主存块号
物理地址
CPU
指令执行过程
取指周期
间址周期
执行周期
中断周期
控制器的功能和工作原理
硬布线控制器
微程序控制器
最小单位：微命令
微操作：由微命令控制
微指令：若干微命令的集合
微程序：实现一条机器指令功能的微指令序列
指令流水线
IF取值
ID译码&取数
EX执行
M访存
WB写回寄存器
基本功能（三控制一加工）
指令控制
操作控制
时间控制
数据加工
基本组成
控制器
程序计数器PC
指令寄存器IR
指令译码器
时序产生器
操作控制器
运算器
算术逻辑运算单元ALU
通用寄存器
数据缓冲寄存器DR
程序状态字寄存器PSWR
其他
地址寄存器AR
指令系统
指令格式
寻址方式
指令寻址
顺序寻址
跳跃寻址
操作数寻址
隐含寻址
立即寻址
直接寻址
间接寻址
寄存器寻址
寄存器间接寻址
偏移寻址
分类
基址寻址(BR)
变址寻址
相对寻址(PC)
EA=(R)+A
段寻址
堆栈寻址
总线
按功能分类
片内总线
系统总线
数据总线
控制总线
地址总线
通信总线
总线仲裁
集中式仲裁
信号线
BR：送往仲裁器的请求
BG：仲裁器送出的总线授权
BS：总线正在被使用
查询方式
链式（菊花链）
计数器定时查询方式
独立请求方式
分布式仲裁
数值的表示和运算
浮点数
32位浮点数格式
E=0,M<>0，非规格化
e=-126
0.M
E=0,M=0，正负0
E=255,M=0,正负无穷
0<E<255，规格化
e=E-127
1.M
E=255,M<>0,N=NaN
32位浮点数表示
E阶码，占8位，E=e+127
M尾数，占23位
S符号位，占1位
IO系统
I/O接口
端口
定义：IO接口内部可以被CPU直接访问的寄存器
分类
命令口
状态口
数据口
编址方式
统一编制方式
IO独立编址方式
数据传送方式
IO接口与外设的数据传送方式
应答方式（异步传送方式）
同步传送方式
无条件传送方式
CPU与IO接口的数据传送方式
无条件传送方式（简单IO方式）
程序查询（轮询）方式
总结：CPU与I/O串行工作，CPU不断查询I/O设备状态，直到外设准备就绪
程序中断方式
过程
中断周期（硬件）
（隐指令）
响应中断
关中断
找出中断源，保存PC
获取中断服务程序入口地址
并转移到中断服务子程序
中断服务子程序（软件）
保存CPU现场
设备服务
恢复CPU现场
开中断
中断服务程序入口地址的获取
方式
向量中断（硬件）
查询中断（软件）
程序中断方式的基本IO接口
单极中断与多级中断
DMA方式
特点
1、内存既可以被CPU访问也可以被DMA控制器访问，CPU和DMA控制器会竞争总线的使用权，因而需要仲裁机制。
2、外部设备与内存之间的整个数据交换过程全部在DMA控制器的控制下完成，CPU能够与外部设备并行工作，大大提高了效率。
3、在DMA方式开始之前CPU要对DMA控制器进行初始化，在DMA方式结束之后，CPU要申请中断，对内存缓冲区进行后处理。
数据传送过程
1.预处理：CPU完成寄存器初值设置等准备工作。
2.数据传输：CPU继续执行主程序，DMA控制器完成数据传送
3.后处理：CPU执行中断服务程序做DMA结束处理
传送方式
停止CPU访存：需要传送数据时，停止CPU访存，总线控制器交给DMA控制器。
周期挪用方式：当I/O接口没有DMA请求时，CPU按程序要求访问内存；一旦I/P接口有DMA请求，则I/O接口挪用一个或几个周期。缺点是：数据输入或输出过程中实际占用了CPU时间。
交替访存方式：CPU与DMA控制器交替访问内存。不需要总线使用权的申请、建立和归还过程。
通道方式