Please enable JavaScript.
Coggle requires JavaScript to display documents.
MEMÓRIA PRINCIPAL - Coggle Diagram
MEMÓRIA PRINCIPAL
Organização
Elemento principal
Célula de memória
Princípios básicos
Dois estados: 0 e 1
Escrita: define o estado
Leitura: verifica o estado
Célula
Seleção
Controle
Saída de dados
Entrada de dados
DRAM & SRAM
DRAM
Bits armazenados com carga em capacitores
As cargas vazam / precisam de renovação
Construção simples
Menor por bit
Mais lenta
Mais barata
Usada como memória principal
Dispositivo basicamente analógico
Operação
Linha de endereço ativa em leitura e escrita
Escrita
Voltagem na linha de bit
sinaliza linha de endereço
Leitura
Linha de endereço selecionada
Carga do capacitor
Linha de bit
Comparação pelo amplificador
Carga precisa de restauração
SRAM
Bits armazenados como chaves (flip-flop)
Inerentemente digital
Sem capacitores
Sem vazamento de carga
Construção complexa
Maior por bit
Mais cara
Mais rápida
Usada como cache
Operação
Geração de estados lógicos por transistores
Linha de endereço controla 2 transistores
Leitura
Aplica valor e complemento da linha de bit
Escrita
Valor está na linha de bit
ROM
Armazenamento permanente
Não volátil
Usada principalmente em microcontroladores
Cara para pequenas quantidades
Gravada enquanto fabricada
Programável (uma vez)
Equipamento especial necessário
É uma memória apenas para leitura
Memória intercalada
Coleção de chips de DRAM
Agrupada em banco de memória
Leitura e escrita independentes
K bancos para k solicitações
Exemplo: Dual-channel
DDR-SDRAM
Características
Alcança taxas mais altas de dados
Transferência de dados síncrona
Borda de subida e descida do clock
Frequência mais alta de clock no barramento
Aumenta taxa de transferência
Buffering
Transferência de dados simultânea