Please enable JavaScript.
Coggle requires JavaScript to display documents.
MEMÓRIA PRINCIPAL, MAPA MENTAL 4 DISCIPLINA: AOC 2023/1 ALUNO: RODOLFO…
MEMÓRIA PRINCIPAL
Memória Principal Semicondutora
DRAM
Menor por bit
Mais barata
Construção simples
Mais lenta
Memória Principal
Refresh
Bits armazenados em capacitores
Dispositivo analógico
Volátil
Organização
Célula de memória
Dois estados (0 e 1)
Leitura para verificar estado
Escrita para definir estado
Memória Intercalada
Coleção de chips DRAM
Leitura ou escrita independentes
Bancos de memória
Dual-Channel
ROM
Sub-rotinas
BIOS
Armazenamento permanente
Usada em Microcontroladores
Não volátil
Custo alto em pouca qtd
Programável
SRAM
Sem necessidade de refresh
Construção mais complexa
Bits armazenados em chaves
Maior por bit
Mais cara
Memória Cache
Volátil
Evolução da Memória Principal Semicondutora
DDR3-SDRAM
Core i (1ª a 5ª)
Buffer pré-busca: 8 bits
Ciclo nos padrões anteriores
DDR4-SDRAM
Core i 6ª
Pré-busca dividida em 2 bancos (8 + 8)
DDR2-SDRAM
Core e Core 2
Buffer pré-busca: 4 bits
Ciclo nos padrões anteriores
DDR5-SDRAM
Core i 12ª
Ciclo nos padrões anteriores
Buffer pré-busca: 16 bits
Alimentação mais estável
Circuito de gerenciamento elétrico
Error Correction Code
Módulo "mini dual-channel"
DDR-SDRAM
Troca dados com processador
Transfere dados sincronizadamente
Buffering
frequencia de clock + alta
Buffer pré-busca: 2 bits
Dupla transferência (ciclo)
MAPA MENTAL 4 DISCIPLINA: AOC 2023/1 ALUNO: RODOLFO LUIZ DE OLIVEIRA NASCIMENTO