Please enable JavaScript.
Coggle requires JavaScript to display documents.
MEMÓRIA PRINCIPAL - Coggle Diagram
MEMÓRIA PRINCIPAL
Organização
Elemento principal: Célula de memória
Dois estados: 0 e 1
Podem ser lidas
Podem ser escritas (ao menos 1 vez)
RAM
Leitura/escrita
Volátil
Estática ou dinâmica
DRAM
bits armazenados com cargas em capacitores
cargas vazam
precisa de refresh
construção simples
mais barata
menor por bit
mais lenta
MP
Analógico
nível de carga determina o valor
SRAM
Cache
bits armazenados por chaves on/off
mais rápida
sem carga para vazar
mais cara
se alimentada, não precisa de refresh
maior por bit
construção mais complexa
Digital (usa FLIP-FLOPS)
ROM
Não volátil
Programas do sistema (BIOS)
Muito cara para pequenas quantidades
Gravada durante a fabricação
PROM
EPROM
Luz UV
apagamento
EEPROM
Eletricamente (byte)
Flash
Eletricamente bloco
EPROM e EEPROM são de principalmente leitura
Memória intercalada
coleção de chips DRAM
Agrupada em bancos de mórias
bancos atendem leitura/escrita independentemente
k bancos atendem k solicitações simultaneamente
ex: dual-channel
DDR-SDRAM
velocidade plena do barramento
DDR (subida/descida) - exemplo do taxista
DDR
DDR2
DDR3
DDR4
DDR5
200 a 450MHz
1600 a 3600MHz
16 bits
ECC
barramento 2 x 32bits
+eficiência
gerenciamento elétrico interno
200 a 400MHz
800 a 1600
2X(8bits)
100 a 266MHz
400 a 1066MHz
8 bits
100 a 266MHz
200 a 533MHz
4 bits
100 a 200MHz
100 a 200MHz
barramento interno
2 bits
buffer de pré-busca
frequência das células
aparente = 2 freq. das células
taxa teórica de transferência máxima
(freq. células X freq. buffer X nº de bits por transferência) / 8