Please enable JavaScript.
Coggle requires JavaScript to display documents.
Memória Principal - Coggle Diagram
Memória Principal
Organização
Principal elemento é a célula de memória
Binário em estados (1 e 0)
Pelo menos 1 escrita (entrada de dados)
Leitura, que verifica o estado (saída de dados)
RAM
Dinâmica / Estática
Random Access Memory
Leitura / Escrita
Volátil
Armazenamento temporário
Estática ou dinâmica
DRAM
Bits são cargas em capacitores
Cargas vazam na leitura, necessitando refresh
Mais simples
Menor
Mais barata
Mais lenta
Analógico
Operação
Linha de endereço ativa quando bit é lido ou escrito
Escrita
Voltagem na linha de bit
Ssinaliza linha de endereço
Transfere carga ao capacitor
Alta para 1 baixa para 0
Leitura
Linha de endereço selecionada
Capacitor alimentada por linha de bit para amplificador comparar
Carga do capacitor deve ser restaurada
Compara com valor de referência para determinar 0 ou 1
Transistor liga
Usada como MP
SRAM
Usada como Cache
Bits armazenados como "flip-flops"
Sem necessidade de refresh
Digital
Mais complexa
Maior
Mais cara
Mais rápida
Operação
Arranjo de transistores gera estado lógico estável
Escrita
aplica valor a B e
complemento a B
Leitura
valor está na linha B
Estado 0 é o inverso do estado 1
Tipos de ROM
Read
Only
Memory
Permanente, não volátil
Gravada na fabricação
Programáveis
Programmable
ROM
Programável uma vez
(com equipamento especial)
Lidas “na maioria das vezes”
Erasable
Programmable
ROM
Apagada por UV
Electrically
Erasable
Programmable
ROM
Leva muito mais tempo para
escrever que para ler
Flash
Apaga memória inteira eletricamente
Memória Intercalada
Coleção de chips DRAM
Banco de memória
Cada banco é independente
K bancos podem atender a
K solicitações simultaneamente
SDRAM
DRAM Síncrona
DDR-SDRAM
Double Data Rate
DDR
2 bits simultâneos
DDR2
4 bits simultâneos
DDR3
8 bits simultâneos
DDR4
2 de 8 bits simultâneos
DDR5
16 bits simultâneos
Realiza operações na subida E na descida do clock
"Simula" uma frequência de clock maior