Please enable JavaScript.
Coggle requires JavaScript to display documents.
Memória Principal - Coggle Diagram
Memória Principal
Evolução da Memória Principal
Semicondutora
Regulares
XT
286
FPM
386
486
EDO
Primeira geração do Pentium
SDR-SDRAM
Pentium I, II, III e alguns Pentium IV
PC-66, PC-100 e PC-133, diferenças na frequência (MHz)de operação.
DDR-SDRAM (2002)
Pentium IV
DDR2-SDRAM (2004)
Core e Core 2
DDR3-SDRAM (2008)
Core i de 1ª a 5ª geração (Haswell)
DDR4-SDRAM (2015):
Core i de 6ª geração (Skylake)
DDR5-SDRAM (2021):
Core i de 12ª geração (Alder Lake)
Double-DataRate SDRAM (DDR-SDRAM)
Funcionamento
Troca de dados por sinal de clock externo em velocidade plena do barramento de memória
Sem imposição de
estados de espera
Acesso síncrono
A transferência de dados é realizada na subida e na de descida do clock
Usa a frequência de clock mais alta no barramento
Um esquema de buffering é usado
Versões
1ª versão
Células operando de 100 a 200 MHz
Barramento interno operando de 100 a 200 MHz
Buffer de pré-busca
2 bits simultaneamente
Dupla transferência por ciclo
Fórmula
Taxa = freq. das células X 2 freq. do buffer X 64 (núm. de bits por transf.) / 8 (1 byte)
2ª versão
Células operando de 100 a 266 MHz.
Barramento interno operando de 200 a 533 MHz.
Buffer de pré-busca
4 bits simultaneamente
Dupla transferência por ciclo
Fórmula
Taxa = freq. das células X 4 freq. do buffer X 64 (núm. de bits por transf.) / 8 (1 byte)
3ª versão
Células operando de 100 a 266 MHz.
Barramento interno operando de 400 a 1066 MHz.
Buffer de pré-busca
8 bits simultaneamente
Dupla transferência por ciclo
Fórmula
Taxa = freq. das células X 8 freq. do buffer X 64 (núm. de bits por transf.) / 8 (1 byte)
4ª versão
Células de 200 a 400 MHz
Barramento interno operando de 800 a 1600 MHz
2 bancos de Buffer pré-busca
8 bits simultaneamente
Fórmula
Taxa = freq. das células X 8 freq. do buffer X 64 (núm. de bits por transf.) / 8 (1 byte)
5ª versão
Buffer de pré-busca
16 bits simultaneamente
Circuito integrado de gerenciamento elétrico
Módulos possuem ECC (Error Correction Code)
Erros são detectados e corrigidos antes de serem enviados a CPU
Cada módulo possui dois canais independentes
Células operando de 200 a 450 MHz
Barramento interno opera de 1600 a 3600 MHz
Identificação comercialmente
Frequência aparente máxima
Taxa de transferência
teórica máxima
Memória principal semicondutora
Organização
Célula de Memória
Estados
1
(Memória Cheia)
0
(Memória Vazia)
Tipos de Memória
RAM (Random Access Memomry
Categoria
Leitura-gravação
Apagamento
Elétrica, nível de bits
Volatilidade
Volátil
Gravação
Elétrica
ROM (Read Only Memory)
Categoria
Leitura
Apagamento
Não é possível
Gravação
Máscaras
Volatilidade
Não Volátil
PROM (Programmable ROM)
Categoria
Leitura
Apagamento
Luz UV, nível de chip
Gravação
Não é possível
Volatilidade
Não Volátil
EPROM (Erasable PROM)
Categoria
Principalmente de leitura
Apagamento
Elétrico, nível de bits
Gravação
Elétrico
Volatilidade
Não Volátil
EEPROM (Eletrically Erasable PROM)
Categoria
Pincipalmente de leitura
Apagamento
Elétrico, nível de bloco
Gravação
Elétrico
Volatilidade
Não Volátil
RAM's
DRAM( Dynamic RAM)
Armazenamento
Capacitores
Cargas vazam
Solução
Ciclo de Refresh
-Preço , -Velocidade
Dispositivo basicamente analógico
Usada como memória principal
SRAM(Static RAM)
Amrazenamento
Flip-Flops
Cargas não vazam
+Preço, +Velocidade
Dispositivo Elétrico
Usada como Cache