Memória Principal

Memória “de trabalho” do computador

Onde os programas e dados são armazenados enquanto são processados

Feita com semicondutores

Silício

Elemento principal: célula de memória

Princípios básicos

Dois estados: 1 e 0

Podem ser escritas, para definir o estado

Podem ser lidas, para verificar o estado

RAM

Random Acess Memory

Volátil

Armazenamento temporário

Estática ou dinâmica

Leitura/escrita

DRAM e SRAM

RAM Dinâmica

As cargas vazam. Precisa de refresh

Construção mais simples

Menor por bit, mais barata e mais lenta

Dispositivo basicamente analógico

RAM Estática

Bits armazenados como chaves ligado/desligado

Não há vazamento de carga

Não precisa de refresh

Construção mais complexa

Maior por bit, mais cara e mais rápida

Usada como memória cache

Usada como memória principal

Inerentemente digital

Bits armazenados com carga em capacitores

ROM

Read only memory

Não volátil

.Usada principalmente em microcontroladores

Gravada durante a fabricação

Muito cara para pequenas quantidades

Armazenamento permanente

Programável (uma vez)

Programmable ROM (PROM)

Precisa de equipamento especial para programar

Principalmente de leitura

Electrically Erasable Programmable ROM

Memória flash

Erasable Programmable ROM (EPROM)

Apagada por UV

Leva muito mais tempo para escrever que para ler

Apaga memória inteira eletricamente

Memória intercalada

Coleção de chips de DRAM

Agrupada em banco de memória

Bancos atendem a solicitações de leitura ou escrita independentemente

K bancos podem atender a k solicitações simultaneamente

Exemplo comercial: Dual-Channel (2 canais)

Evolução da Memória

Memórias DRAM evoluíram até chegar aos módulos DIMM DDR4 e DDR5 atuais

DRAM síncrona

DRAM move dados para dentro e
para fora sob o controle do clock do sistema

Double-DataRate SDRAM (DDR-SDRAM)

Proporciona características que
aumentam a taxa de dados

a transferência de dados é sincronizada na borda de subida e descida do clock

A DDR usa frequência de clock mais alta no barramento para aumentar a taxa de transferência

Um esquema de buffering é usado

A primeira DDR

Células operando de 100 a 200 MHz.

Barramento interno operando de 100 a 200 MHz

Buffer de pré-busca: 2 bits simultaneamente

Dupla transferência por ciclo (borda de subida e de descida do clock)

DDR2-SDRAM

Células operando de 100 a 266 MHz

Barramento interno operando de 200 a 533 MHz

Buffer de pré-busca: 4 bits simultaneamente

Dupla transferência por ciclo (borda de subida e de descida do clock)

DDR3-SDRAM

Células operando de 100 a 266 MHz

Barramento interno operando de 400 a 1066 MHz

Buffer de pré-busca: 8 bits simultaneamente

Dupla transferência por ciclo (borda de subida e de descida do clock)

DDR4-SDRAM

O buffer de pré-busca não
mudou de 8 para 16 bits

Optou-se por dividir a pré-busca em 2 bancos diferentes

Células de 200 a 400 MHz

Barramento interno operando de 800 a 1600 MHz

DDR5-SDRAM

Circuito integrado de gerenciamento elétrico (on-board)

Todos os módulos tem ECC (Error Correction Code) por padrão

Buffer de pré-busca de 16-bit

Cada módulo agora tem dois canais independentes

erros são detectados e corrigidos antes de serem enviados a CPU

O barramento de dados continua com 64 bits de paralelismo

Temos dois canais de 32 bits independentes, o que melhora a eficiência

Células operando de 200 a 450 MHz

Barramento interno opera de 1600 MHz a 3600 MHz