Please enable JavaScript.
Coggle requires JavaScript to display documents.
Memória Cache - Coggle Diagram
Memória Cache
Posicionamento
Hierarquicamente entre a Memória Principal e a CPU
Dentro do mesmo chip de silício da CPU
Pode estar em um chip a parte
Ex: GPUs que usam MCM.
Princípios da memória cache
Organização em níveis
Cada nível de cache é menor e mais rápido que o nível anterior
Cache L1
A mais próxima da CPU e a mais rápida, mas também é a menor
Cache L2
Maior que a L1, mas é mais lenta
Cache L3
Maior que a L2, mas é ainda mais lenta
Quanto maior o nível da cache, maior a capacidade de armazenamento e mais lento o tempo de acesso
Estrutura de cache
Memória Principal
até 2^n palavras endereçáveis (cada endereço com n bits)
M = 2^n/K blocos
Cada bloco de K palavras
Cache
m blocos (linhas)
Linha = K palavras + tag + bits controle
Blocos da MP são mapeados em alguma linha da cache usando algum algoritmo de mapeamento
Operação de cache
CPU requisita conteúdo do local de memória
Verifica se os dados estão em cache
Se estiverem, apanha da cache (rápido).
Se não, lê bloco solicitado da memória principal para a cache e paralelamente entrega à CPU
Cache inclui tags para identificar qual bloco da memória
Princípios de Seleção dos Dados/Instruções
Localidade de Referência Espacial
Quando um determinado
dados/instrução é referenciado
Localidade de Referência Temporal
Quando um determinado dados/instrução é referenciado muitas vezes durante a execução de um programa
Desenvolvida para combinar a velocidade e o custo de diferentes tipos de memórias
Contém uma cópia de partes da memória principal