Please enable JavaScript.

Coggle requires JavaScript to display documents.

SISTEMES DIGITALS - Coggle Diagram

- - - - La suma binària és una operació aritmètica semblant a l'efectuada amb nombres decimals.
      - 0 + 0 = 0
        0 + 1 = 1
        1 + 0 = 1
        1 + 1 = 10 (0 amb transport o ròssec 1)
    - - La subtracció binària és una operació aritmètica semblant a l'efectuada amb nombres decimals.
      - 0 − 0 = 0
        1 − 0 = 1
        1 − 1 = 0
        0 − 1 = 1 i 1 de préstec
    - - La multiplicació binària es fa de manera anàloga a la multiplicació decimal, amb l'excepció que la suma final dels productes parcials es fa en binari.
- - - - Addició lògica o funció OR
        
        0 + a = a
        1 + a = 1
      - Producte lògic o funció AND
        
        0 · a = 0
        1 · a = a
      - Complement, negació, inversió o funció NOT
    - - Funció NOR
      - Funció NAND
      - Funció OR exclusiva o EXOR
      - NOR exclusiva o EXNOR
  - - - Aquesta expressió lògica minterm s'obté addicionant tots els productes lògics de les variables d'entrada de les files, la sortida de les quals val 1.
      - On hi ha un 0 posem l'entrada corresponent negada; on hi ha un 1, de forma directa sense negar.
    - - Aquesta forma d'expressió lògica s'obté a partir del producte de les addicions de les combinacions de les variables d'entrada, de les files la sortida de les quals és 0, posant l'entrada directa quan val zero i negada quan val 1.
- - - - Un codificador és un circuit combinacional de n sortides i d'un nombre d'entrades inferior o igual a 2n que, en activar-se una de les entrades (i adoptar un estat lògic determinat, 0 o 1), genera a la sortida una combinació binària (o la seva complementària) corresponent a aquesta entrada.
    - - Un descodificador és un circuit combinacional proveït de n entrades i un nombre de sortides menor o igual que 2n que converteixen un codi binari a qualsevol altre codi. Funcionen bàsicament de manera que, en aparèixer una combinació binària en les seves entrades, s'activa una sola de les seves sortides.
    - - Els multiplexors són sistemes combinacionals, formats per un cert nombre de portes AND connectades a una única porta OR, que posseeixen n entrades D d'informació o canals, m entrades E de selecció o control, una única sortida S d'informació i una entrada EI d'inhibició o autorització (opcional). La relació entre el nombre de canals d'entrada i les entrades de selecció és 2m = n.
      - Els desmultiplexors fan la funció inversa dels multiplexors. Així, tenen una única entrada de dades D, un nombre determinat n de sortides S i m entrades de control o selecció E, de manera que 2m = n.
      - La seva funció consisteix a transmetre la informació, present en l'entrada D, fins a la sortida Sn seleccionada mitjançant les entrades de control.
  - - - És un circuit combinacional que indica a la sortida la relació d'igualtat o desigualtat existent entre dos nombres binaris a i b de n bits cadascun, expressats en algun tipus de codi binari.
    - - El circuit sumador binari més senzill és el que efectua la suma de dos nombres d'un bit.
      - El circuit aritmètic digital més senzill s'anomena semisumador, i efectua l'addició de dos nombres binaris d'un bit sense considerar el transport d'operacions anteriors.
      - er tant, per sumar paraules o nombres binaris de diferents bits necessitarem un sumador complet, perquè el transport generat en cada suma de dos bits tingui repercussió en la següent; per això, per confeccionar la seva taula de veritat haurem de considerar una nova variable CI, el transport de l'operació anterior.
    - - La configuració dels circuits restadors és molt similar a la dels sumadors; les diferències es basen en el fet que l'operació aritmètica que fan és la subtracció i que el transport (carry) rep el nom de préstec (borrow, en anglès).
      - La taula de veritat d'un restador complet d'un bit, que fa l'operació aritmètica a − b
      - En la pràctica, els circuits restadors solen implementar-se amb sumadors, i fan la subtracció per complementació.
    - - Fer operacions aritmètiques complexes amb els circuits que hem estudiat seria molt costós i laboriós.
      - A la pràctica, molts aparells digitals, com ara calculadores, ordinadors, etc., fan servir unitats aritmètiques i lògiques (en anglès, ALU), que són circuits específics que permeten fer operacions aritmètiques i lògiques mitjançant unes entrades de selecció.
      - Qualsevol ALU té dos busos d'entrada de dades de n bits, un bus de m bits de selecció de l'operació que cal realitzar, un bus de sortida de dades de n bits i una taula de codis operatius que indica quina operació ha de fer-se segons el codi introduït en el bus de selecció.
- - - - El biestable R-S és el biestable elemental, a partir del qual es dissenya la resta. El biestable R-S asíncron pot ser construït amb dues portes NOR o NAND.
      - Qt és el valor de la sortida Q1 en l'estat anterior, mentre que Qt+1 és el valor de la sortida en l'estat present. Q isón sempre complementàries menys quan les entrades R i S valen simultàniament un 1 lògic, estat considerat d'indeterminació i que, per tant, cal evitar.
      - En el biestable J-K, igual que succeeix en l'R-S, l'entrada J activa la sortida Q i desactiva lai l'entrada K fa el contrari.
      - Si en un biestable J-K s'uneixen les dues entrades, obtenim un altre dispositiu anomenat biestable T, el qual canvia d'estat cada cop que s'activa la seva entrada.
    - - El biestable síncron activat per nivell és funcionalment idèntic a l'asíncron.
      - La principal diferència rau en la incorporació de l'entrada addicional CLK de sincronisme.
      - D'aquesta manera, el biestable només llegirà les entrades R i S quan s'apliqui un nivell alt (1 lògic) a l'entrada CLK. Si CLK = 0, la sortida no canviarà d'estat encara que modifiquem els valors de les entrades R i S.
    - - Els biestables síncrons activats per nivell canvien d'estat quan el senyal de rellotge és 1. Tanmateix, pot succeir que si aquest dura prou, el biestable canviï d'estat més d'una vegada.
      - Per evitar aquests problemes s'han dissenyat els biestables síncrons activats per flancs, bé de pujada (flanc ascendent) o de baixada (flanc descendent).