Please enable JavaScript.

Coggle requires JavaScript to display documents.

第七章-矽奈米結構Si nanostructures, 第十章-奈米科技在資訊科技的應用, 第九章-掃描探針顯微技術SPM, 第八章…

- - - - Gate 加正偏壓，主要載子為電子
    - - Gate 加負偏壓，主要載子為空穴
    - - Vin >VT=>NMOS通 PMOS不通
        Vin <VT=>NMOS不通 PMOS通
    - - 將兩種前驅物AX、BY氣體分次通入逐層反應=>可磊晶+均勻沉積(Conformal保角 coating)
      - 能夠均勻覆蓋複雜結構表面，較CVD的大面積沉積優異
      - 應用：在奈米MOSFET元件中重要角色
    - - 可將通道的Si 三面包覆進一步縮小Gate length而不會漏電低占空間比、加Gate電壓可靈敏控制空乏區大小，達成通道開關控制，降低所需電壓，
- - - - Super RENS（超解析近場結構）：近場光效應，利用消逝波。納米級數據寫入與讀取、高密度光學存儲、新型存儲技術研發
- - - - 簡單的凹槽、通道製作
      - 機械壓力，探針直接劃刻表面
    - - 高硬度材料的三維圖案加工
      - 動態壓力犁刻
    - - 氧化層製作、半導體器件表面修飾、高解析度彩色圖案
      - 在半導體或金屬表面加電壓，空氣中的水分或外加的水氣，可以使樣本表面氧化，形成奈米圖案
- - - - 研究樣本的表面形態和結構，適用於高解析度成像
      - 觀察樣品表面已填充的電子態(負偏壓)
    - - 分析表面的化學吸附行為及電子結構
      - 觀察樣品表面未填充的電子態(正偏壓)
- - - - SiO2作為蝕刻mask，再透過RIE 蝕刻，其中鑽石和氧化物有不同的蝕刻速率
    - - 濕蝕刻 (Undercut)==>氧化==>去除氧化層==>表面處理與強化（可選步驟）1.等離子銑削(RIE) OR 2.碳化處理
- - - - 控制幾何形狀、高精度與均勻性、奈米尺度應用
    - - 氮化鎵奈米錐
        
        使用RIE
        
        RIE (Reactive ion etching)反應性離子蝕刻：利用電漿蝕刻時，加入反應性的鹵素或特殊化合物，使蝕刻時加快或具有碁板選擇性或方向性
      - 矽奈米角
      - 矽奈米柱