Please enable JavaScript.
Coggle requires JavaScript to display documents.
Memória Principal, Mapa mental 4 AOC 2024/2 Thalison Vinicius - Coggle…
Memória Principal
Memória principal semicondutora
Organização
Dois estados: 1 e 0
Escritas para definir estado
Lidas para verificar estado
Célula de memória
RAM
Leitura/escrita
Volátil
Armazenamento temporário
Estática ou dinâmica
SDRAM
Bits armazenado como chaves
Sem refresh
Construção complexa
Maior por bit
Mais cara
Mais rápida
memória Cache
DRAM
Bits em capacitores
Refresh
Construção simples
Menor por bit
Mais barata
Mais lenta
Memória principal
Dispositivo analógico
ROM
Não volátil
Usada em microcontroladores
Gravada durante fabricação
Muito caro para poucas qtd
Outras aplicações
BIOS
Sub-rotinas
Memória intercalada
Coleção de chips DRAM
Agrupada em Banco de dados
Leitura/escrita independente
Ex: Dual-Channel
Evolução da Memória Principal Semicondutora
DDR
-SDRAM
Troca dados com o procesador
Transferência de dados sincronizada
Frequência de Clock + alta
Pré-busca: 2 bits
Dupla transferência por ciclo
Células operando de 100 a 200 MHz
Barramento operando de 100 a 200 MHz
DDR2
-SDRAM
Pré-busca: 4 bits
Dupla transferência por ciclo
Células operando de 100 a 266 MHz
Barramento operando de 200 a 533 MHz
DDR3
-SDRAM
Pré-busca: 8 bits
Dupla transferência por ciclo
Células operando de 100 a 266 MHz
Barramento operando de 400 a 1066 MHz
DDR4
-SDRAM
Pré-busca dividida em 2 bancos
Células operando de 200 a 400 MHz
Barramento operando de 800 a 1600 MHz
DDR5
-SDRAM
Pré-busca: 16 bits
Circuito de gerenciamento elétrico
Error Correction Code (ECC)
Mini dual-channel
Alimentação mais estável
Mapa mental 4 AOC 2024/2 Thalison Vinicius