Please enable JavaScript.
Coggle requires JavaScript to display documents.
Unidad 3, JOSUE CAPETILLO BALAMACEDA UP190767, DISEÑO ELECTRONICO,…
Unidad 3
Fenómenos físicos que afectan el desempeño del diseño y técnicas de diseño para mitigarlas los fenómenos físicos que afectan
-
Matching
+Los dispositivos que requieran aún la mínima compatibilidad deben de tener longitudes de canal idénticas.
+Los transistores que no se encuentren paralelos entre sí, se vuelven vulnerables a las variaciones de movilidad inducidas por el estrés pueden causar variaciones en su transconductancia.
+Los transistores son vulnerables a los gradientes de temperatura, estrés, espesor del óxido, dopantes, etc. Para reducir los gradientes se debe de colocarlos lo más cerca posible entre sí.
+Los dispositivos que requieren de un mínimo de compatibilidad deben de cumplir con los dos puntos anteriores mencionados
-
-
Latch-Up
En un diseño CMOS, en la cual se tiene transistores NMOS junto a los PMOS,
las uniones pnp crean inadvertidamente una trayectoria de baja impedancia
Cuando se cambia uno de ellos se obtinenen una tonelada de fugas y la salida se genera a cambiar, como resultado puede causar un mal funcionamiento del circuito y en el peor de los casos la destruccion del dispositivo
Posible solucion
si se proporciona un aislamiento eléctrico entre las regiones NMOS y PMOS, se eliminará la conexión entre los BJT parasitarios y, por lo tanto, se evitará el bloqueo.
-
-
-
Electromigration
Es movimiento no deseado de materiales en un semiconductor. Si la densidad de corriente es lo suficientemente alta, puede haber una transferencia de momento de los electrones en movimiento a los iones metálicos que forman la red del material de interconexión.
-
-
-
-
Fenómenos físicos que afectan el desempeño del diseño y técnicas de diseño para mitigarlas los fenómenos físicos que afectan
