Please enable JavaScript.
Coggle requires JavaScript to display documents.
UNIDAD 1 Arqui - Coggle Diagram
UNIDAD
1 Arqui
Conceptos
Organizacion
Arquitectura
Relación Arquitectura y Organización
La máquina de von Neumann:
Estructura de interconexión
Interconexiones de memoria
Interconexiones del modulo E/S
Interconexiones del procesador
Tipos de lineas
Datos
Direccion
Control
Jerarquia de buses
• Bus
local
•Bus de
sistema
•Bus de
expansión
Elementos de un bus
Tipo
• Dedicada
• Multiplexado
Métodos de arbitraje
• Centralizados .
• Distribuidos
Temporización
• Sincrónico
• Asincrónico
Anchura del bus
Datos: > número de bits
Direcciones: > rango posiciones para referenciar
Tipos de transferencia de datos
Lectura
Escritura
Lectura-modificación-escritura
Lectura-después de-escritura
Bloque
Bus PCI y SCSI
Buses
Instrucciones
Ciclo
Pasos
Conceptos
Control de Flujo
Subrutinas
Pasaje de parametros
Registros
Memoria
Pilas
Concepto
Pilas
Concepto
Orientada al
PROGRAMADOR
o
CPU
Principales funciones
Pasos en un procedimiento
Segmentacion/pipeline
5 etapas
Diseño de procesadores segmentados
Monociclo - Multiciclo
Atascos de un cauce (stall)
Estructurales
Dependencia de
datos
Dependencia de control
Soluciones
Software
Instrucciones NOP
Reordenar el código con salto
retardado
Hardware
Detención del cauce
Predicción del salto
BTB
Mantener la ejecución del pipeline en los saltos.
Tratamientos de saltos
Soluciones
Software
Instrucciones NOP / retardo
Reordenación de código
Hardware
Detención del cauce
Forwarding (adelantamiento)
RAW
una instrucción depende de los resultados de otra instrucción
Dependencia verdadera
WAW
Dependencia en salida
Dos escriben el mismo registro
WAR
Antidependencia
la segunda instrucción destruye un valor que usa la primera instrucción.
IF - MEM
Solución
Memoria separada (Harvard)
Conflicto con
memoria
ID - WB
Solución
Se parte a la
mitad un ciclo de reloj
Escritura en el 1er subciclo y lectura en el 2do
Conflicto con
registros
Necesitan utilizar el mismo
recurso de hardware
Caracteristicas