Please enable JavaScript.

Coggle requires JavaScript to display documents.

Arquiteturas Paralelas - Coggle Diagram

- - - - UMA
        
        Uniform Memory Access ( UMA )
        
        Usado em Computadores paralelos
        
        Em uma arquitetura UMA, o tempo de acesso a um local de memória é independente de qual processador faz a solicitação ou de qual chip de memória contém os dados transferidos.
        
        Todos os processadores no modelo UMA compartilham a memória física uniformemente
        
        Coerência de cache
        
        Usado para espiar o barramento
        
        Estados
        
        Compartilhado (shared) – múltiplas caches podem conter a linha; a memória está atualizada
        
        Exclusivo – nenhuma outra cache contém a linha; a memória está atualizada
        
        Modificado – a entrada é válida; a memória é inválida; não existem cópias
        
        inválido – A entrada da cache não contém dados válidos
        
        Protocolo MESI
        
        O circuito mais simples para conectar n CPUs a k memórias é o switch crossbar (Usado em comutação telefônica)
      - NUMA
        
        Conceitos
        
        Nonuniform Memory Access ( NUMA )
        
        Usado em Multiprocessamento
        
        O tempo de acesso à memória depende da localização da memória em relação ao processador
        
        No NUMA, um processador pode acessar sua própria memória local mais rápido do que a memória não local (memória local para outro processador ou memória compartilhada entre processadores).
        
        Multiprocessadores UMA de um único barramento em geral são limitados a não mais do que algumas dezenas de CPUs e que multiprocessadores crossbar ou comutados precisam de
        muito hardware (caro)
        
        Como seus primos UMA, eles fornecem um único espaço de endereço para todas as CPUs, porém, diferentemente das máquinas UMA, o acesso a módulos de memória locais é mais rápido do que o acesso a módulos remotos.
        
        Características fundamentais
        
        O acesso à memória remota é mais lento do que o acesso à memória local.
        
        O acesso à memória remota é feito usando instruções LOAD e STORE.
        
        Há um único espaço de endereço visível a todas as CPUs.
        
        Memória remota
        
        Quando o tempo de acesso à memória remota não é oculto (porque não há cache), o sistema é denominado NC-NUMa.
        
        Quando estão presentes caches coerentes, ele é denominado CC-NUMa
        
        Exemplos
        
        NUMA Sun Fire E25K
    - - Todas as CPUs compartilham memória comum
      - Há somente um mapa de páginas e uma tabela de processos
      - Uma única imagem do SO
      - É do tipo SMP (Symmetric Multiprocessor) se tiver acesso igual a todos os módulos de memória e todos os dispositivos de E/S
  - - - Iniciou utilizando PVM (Parallel Virtual Machine)
      - Substituído pelo MPI (Message-Parsing Interface)
    - - São as sucessoras dos poderosos mainframes
      - MPPs substituíram máquinas SiMD, supercomputadores vetoriais e processadores matriciais do topo da cadeia alimentar digital.
      - Processadores maciçamente paralelos
      - Exemplos de MPPs: BlueGene/P e Red Storm
    - - Linda
      - Orca
      - DSM (Distributed Shared Memory – memória compartilhada distribuída)
    - - Desempenho da rede de interconexão
      - Velocidades de CPU e E/S
      - Parâmetros: latência e largura de banda
      - Busca antecipada
      - Multithreading
      - Escrita sem bloqueio
    - - Red Storm
      - IBM BlueGene/L
      - Cluster Google
  - - - Processadores SIMD
        
        Single Instruction-stream Multiple data-stream, ou fluxo único de instruções, fluxo múltiplo de dados)
        
        Computador paralelo
        
        Consiste em um grande número de processadores idênticos que efetuam a mesma sequência de instruções sobre diferentes conjuntos de dados.
        
        O primeiro processador SiMD do mundo foi o
        iLLiAC iv
        
        (GPUs) contam bastante com o processamento SiMD
        
        Trabalham com matrizes de dados
- - - - A ideia básica é ter apenas um único pipeline, mas lhe
        dar várias unidades funcionais
      - O termo arquitetura superescalar foi
        cunhado para essa técnica em 1987
      - É usada para descrever processadores que emitem múltiplas instruções frequentemente, quatro ou seis – em um único ciclo de clock.
      - CPUs superescalares são capazes de emitir múltiplas instruções para as unidades de execução em um único ciclo de clock.
      - Neste caso, uma única unidade de busca de instruções busca pares de instruções ao mesmo tempo e coloca cada uma delas em seu próprio pipeline, completo com sua própria ULA para operação paralela.
    - - Tem palavras longas que continham instruções que usavam múltiplas unidades funcionais
      - (Very Long Instruction Word – palavra de instrução muito longa)
  - - - Partição de recursos
      - Compartilhamento limitado
      - Duplicação de recursos
      - Compartilhamento total
    - - O estágio 3 localiza e busca os operandos, seja nos registradores, seja na memória.
      - O estágio 4 é que realiza o trabalho de executar a instrução, normalmente fazendo os operandos passarem pelo caminho de dados
      - O estágio 2 decodifica a instrução, determina seu tipo e de quais operandos ela necessita.
      - Estágio 5 escreve o resultado de volta no
        registrador adequado.
      - O estágio 1 busca a instrução na memória e a coloca em um buffer até que ela seja necessária.
    - - Permite que a CPU gerencie múltiplos threads de controle
        ao mesmo tempo em uma tentativa de mascarar essas protelações.
      - Em suma, se o thread 1 estiver bloqueado, a CPU ainda tem uma chance de executar o thread 2, de modo a manter o hardware totalmente ocupado.
      - Quando uma referência à memória encontra uma ausência das caches de nível 1 e nível 2, há uma longa espera até que a palavra requisitada (e sua linha de cache associada) sejam carregadas na cache, portanto, o pipeline para. Usa-se multhreading no chip para solucionar esta situação.
      - Variantes
        
        Granulação fina
        
        O multithreading de granulação fina mascara as protelações executando os threads segundo uma política de
        alternância circular, com um thread diferente em ciclos consecutivos.
        
        Uma vez que threads diferentes nada têm a ver um com o outro, cada um precisa de seu próprio conjunto de registradores.
        
        Granulação grossa
        
        Nesse caso, o thread A inicia e continua a emitir instruções até protelar, desperdiçando um ciclo. Nesse ponto, ocorre uma troca e B1 é executado.
        
        Como se perde um ciclo sempre que uma instrução protela,
        o multithreading de granulação grossa é potencialmente menos eficiente do que o de granulação fina, mas tem a grande vantagem de precisar de um número muito menor de threads para manter a CPU ocupada.
      - A intel deu o nome de hyperthreading à implementação
        de multithreading usada nos seus processadores.
      - A ideia básica é permitir que dois threads (ou talvez processos, já que a CPU não pode distinguir entre thread e processo) executem ao mesmo tempo.
- - - - Von Neumann
      - 1 UC (1 instrução) + 1 ULA (1 dado)
    - - Processador de vetor
      - Processador de array
      - 1 UC (1 instrução) + Múltiplas ULAS (Vários dados)
    - - Múltiplas UCs (múltiplas instrução) + 1 ULA (1 dado)
    - - Multiprocessadores
        
        COMA
        
        (Cache Only Memory access – acesso somente à memória cache)
        
        Usa a memória principal
        de cada CPU como uma cache
        
        NUMA
        
        CC-NUMA
        
        NC-NUMA
        
        NUMa (NonUniform Memory access – acesso não
        uniforme à memória)
        
        UMA
        
        Barramento
        
        Comutado
        
        (Uniform Memory access – acesso uniforme à memória)
        
        A propriedade distintiva das máquinas UMA é que cada CPU tem o mesmo tempo de acesso a todos os módulos de memória. Tempo previsível.
      - Multicomputadores
        
        COW
        
        Consiste em PCs ou estações de trabalho comuns, possivelmente montados em estantes e conectados por tecnologia de interconexão comercial.
        
        MPP
        
        Grade
        
        Hipercubo
        
        supercomputadores caros que consistem em muitas CPUs fortemente acopladas por uma rede de interconexão proprietária de alta velocidade.
        
        O sistema operacional em uma CPU de multicomputador não pode acessar memória ligada a uma CPU diferente apenas executando uma instrução LOAD. Ela tem de enviar uma mensagem explícita e esperar uma resposta.
        
        Como
        multicomputadores não têm acesso direto à memória remota, às vezes eles são denominados máquinas NORMA (NO Remote Memory access – sem acesso à memória remota).
      - Múltiplas UCs (múltiplas instrução) + Múltiplas ULAS (Vários dados)
      - A maioria dos processadores paralelos cai nessa categoria.