Please enable JavaScript.
Coggle requires JavaScript to display documents.
Subsistema Entrada/Salida, image, image, image, image, image, image, image…
Subsistema Entrada/Salida
Organización
Medidas de rendimiento
Depende de la aplicación para el sistema
Sistemas monousuarios
Tiempo de repuesta
Ejemplo
Total de datos que se pueden intercambiar
Tiempo determinado
Existen programas para estudiarlo
Influidos por:
El sistema de memoria
El procesador
No. de discos conectados
El sistema de archivos que proporciona el SO
Tecnología de discos secundarios del sistema
El tiempo de respuesta y la productividad son inversamente proporcionales
Función
Controlar uno o más periféricos
Contener la lógica necesaria
Permite la comunicación entre
Periférico
Bus
Asignada
Comunicación con los dispositivos periféricos
Almacenamiento temporal de datos
Comunicación con la CPU
Detección y corrección de errores
Control y temporización de la transmisión de información
Control y temporización
La transferencia de datos
Periféricos-CPU
Implicaría los pasos:
4.-El módulo de E/S solicita un dato del periférico
3.-Si el periférico está operativo y preparado, la CPU solicita la transferencia al módulo de E/S
5.-El periférico envía el dato al módulo
2.-El módulo de E/S responde a la CPU
6.-Los datos se transfieren del módulo a la CPU
1.-La CPU pregunta al módulo de E/S
El estado del periférico
Cada interacción CPU-módulo requiere un arbitraje del bus
Comunicación del módulo de E/S con la CPU
Descodificación de las ordenes
El módulo las acepta de la CPU
Comunicación del módulo de E/S con periféricos
Intercambiar
Ordenes
Estado
Datos
Almacenamiento temporal de datos
Sincronizar las velocidades
CPU
Periféricos
Aprovechar la velocidad de comunicación del procesador
Se almacenan en el buffer para no mantener la memoria ocupada
Estructura del módulo
Debe tener bloques de lógica específica de interfaz
Con cada periférico
Procesador de E/S o canal de E/S
Se usa como Módulo de E/S
Se encarga de la mayoría de los detalles de procesamiento
Utilizado en grandes computadoras
Controlador de dispositivo
Controlador simple que necesita supervisión por parte de la CPU
Suele utilizarse en microcomputadoras
Técnicas
Programada (Polling-Escrutinio)
La CPU permanece en un ciclo
Hasta que el periférico modifica el registro de estado del módulo
Informar la disponibilidad para una nueva operación
Inconvenientes
Pérdida de tiempo
Difícil de aplicar al atender varios periféricos
Tareas que no esperan a que acabe el ciclo de espera
Limitación de espera del bucle
Usada para periféricos lentos
Mouse
Único dispositivo que accede por escrutinio
Interrupciones
Bifurcación externa al programa en ejecución
Causada por una señal que viene del exterior de la CPU
Pueden ser internas a la CPU
Excepciones
Se realiza una interrupción a la CPU por cada byte que se intercambia
Son asíncronas
Principal ventaja
Eliminan el ciclo de espera del procesador entre cada entrada de byte
IRQ (Interrupt Request Query)
Rutina que se ejecuta en respuesta a una solicitud de interrupción
Inconvenientes
Durante la transferencia el CPU queda bloqueado
Formas de deshabilitarlas
Se deshabilitan de manera automática
La señal de petición de interrupción funciona por flanco no por nivel
La CPU las deshabilita durante la ejecución de la primera instrucción de la rutina de tratamiento
Acceso Directo a Memoria
Transferir datos directamente a/o desde la memoria
No involucrar al procesador
Controlador especializado
Transfiere datos entre un dispositivo de E/S y la memoria independiente del procesador
El CPU solo interviene al inicio y al final de la operación
Técnicas de implementación
Memoria multipuerto
Los periféricos acceden a la memoria principal sin intervención del CPU
Costo elevado
Robo de ciclo
Solo un puerto que puede acceder el DMA y el CPU
Compartir el bus de memoria
Económico
El CPU sólo puede aceptar robos de ciclo
Al final de una de las fases que forman la ejecución de la instrucción
Implementaciones
Ráfagas
El DMA toma el control del bus hasta que acaba la transferencia de todo el bloque
Alta velocidad de transferencia
Transparente
El DMA accede al bus sólo cuando no lo usa el CPU
Robo de ciclo sencillo
El DMA toma el control de un ciclo sencillo
JULIO CESAR OCEGUEDA SUIQUI 01*ISOF
