Please enable JavaScript.
Coggle requires JavaScript to display documents.
Modelo de arquitectura de computadoras :pen: :check: - Coggle Diagram
Modelo de arquitectura de computadoras
:pen: :check:
Von Neumann describi贸 el fundamento de todo ordenador electr贸nico con programas almacenados. Describ铆a, a diferencia de como pasaba anteriormente, c贸mo pod铆a funcionar un ordenador con sus unidades conectadas permanentemente y su funcionamiento estuviera coordinado desde la unidad de control (la CPU).
Generalidades
Un ciclo de instrucci贸n (tambi茅n llamado ciclo de fetch-and-execute o ciclo de fetch-decode-execute en ingl茅s) es el per铆odo que tarda la unidad central de proceso (CPU) en ejecutar una instrucci贸n de lenguaje m谩quina.
Comprende una secuencia de acciones determinada que debe llevar a cabo la CPU para ejecutar cada instrucci贸n en un programa.
Cada instrucci贸n del juego de instrucciones de una CPU puede requerir diferente n煤mero de ciclos de instrucci贸n para su ejecuci贸n.
Un ciclo de instrucci贸n est谩 formado por uno o m谩s ciclos m谩quina.
Estas arquitecturas se desarrollaron en las primeras computadoras electromec谩nicas y de tubos de vac铆o. Hay dos arquitecturas distintas relacionadas con el uso y distribuci贸n de la memoria: Arquitectura de von Neumman y Arquitectura Harvard.
Arquitectura de von Neumann: Tradicionalmente los sistemas con microprocesadores se basan en esta arquitectura, en la cual la unidad central de proceso (CPU), est谩 conectada a una memoria principal 煤nica (casi siempre s贸lo RAM) donde se guardan las instrucciones del programa y los datos. A dicha memoria se accede a trav茅s de un sistema de buses 煤nico (control, direcciones y datos).
. Elt茅rmino proviene de la computadora Harvard Mark I basada en rel茅s, que almacenaba las instrucciones sobre cintas perforadas (de 24 bits de ancho) y los datos en interruptores electromec谩nicos. Estas primeras m谩quinas ten铆an almacenamiento de datos totalmente contenido dentro la unidad central de proceso, y no proporcionaban acceso al almacenamiento de instrucciones como datos. Los programas necesitaban ser cargados por un operador; el procesador no podr铆a arrancar por s铆 mismo.
Una de las memorias contiene solamente las instrucciones del programa (Memoria de Programa), y la otra s贸lo almacena datos (Memoria de Datos).
Tambien la longitud de los datos y las instrucciones puede ser distinta, lo que optimiza el uso de la memoria en general.
Ambos buses son totalmente independientes lo que permite que la CPU pueda acceder de forma independiente y simult谩nea a la memoria de datos y a la de instrucciones. Como los buses son independientes estos pueden tener distintos contenidos en la misma direcci贸n y tambi茅n distinta longitud.
Arquitecturas segmentadas
Las arquitecturas segmentadas o con segmentaci贸n del cauce buscan mejorar el desempe帽o realizando paralelamente varias etapas del ciclo de instrucci贸n al mismo tiempo.
驴Qu茅 es la segmentaci贸n o pipelining?
text
La segmentaci贸n (pipelining)es una t茅cnica de implementaci贸n por la cual se solapa la ejecuci贸n de m煤ltiples instruccione
text
s.Hoy d铆a, la segmentaci贸n es la t茅cnica de implementaci贸n clave utilizada para hacer CPU r谩pidas.
La segmentaci贸n es como una l铆nea de ensamblaje: cada etapa de la segmentaci贸n completa una parte de la instrucci贸n.
Como en una l铆nea de ensamblaje de autom贸viles, el trabajo que va a realizar en una instrucci贸n se descompone en partes m谩s peque帽as, cada una de las cuales necesita una fracci贸n del tiempo necesario para completar la instrucci贸n completa. Cada uno de estos pasos se define como etapa de la segmentaci贸n o segmento. Las etapas est谩n conectadas, cada una a la siguiente, para formar una especie de cauce las instruccione se entran por un extremo, son procesadas a trav茅s de las etapas y salen por el otro extremo.
Tiempo por instrucci贸n en la m谩quina no segmentada
N煤mero de etapas de la segmentaci贸n
Bajo estas condiciones, la mejora de velocidad debida a la segmentaci贸n es igual al n煤mero de etapas. Sin embargo, habitualmente, las etapas no est谩n perfectamente equilibradas; adem谩s, la segmentaci贸n involucra alg煤n gasto.
As铆, el tiempo por instrucci贸n en la m谩quina segmentada no tendr谩 su valor m铆nimo posible, aunque pueda estar pr贸ximo (digamos en un 10 por 100).
Desventajas en general de las arquitecturas cl谩sicas
La principal desventaja de esta arquitectura; el bus de datos y direcciones 煤nico se convierte en un cuello de botella por el cual debe pasar toda la informaci贸n que se lee de o se escribe a la memoria, obligando a que todos los accesos a esta sean secuenciales.
Limita el grado de paralelismo (acciones que se pueden realizar al mismo tiempo) y por lo tanto, el desempe帽o de la computadora.
Este efecto se conoce como el cuello de botella de Von Newman.
