Please enable JavaScript.
Coggle requires JavaScript to display documents.
Circuitos Lógicos Sequenciais - Coggle Diagram
Circuitos Lógicos Sequenciais
Registradores
Armazena um dado com mais de um bit
Tamanho relacionado a representatividade necessária para as quantidades
Representações
Dígitos de 0 a 9
4 bits
segundos
6 bits
Classificação
Modos
Forma de como são armazenados e lidos
Os tempos dependem do modo
cada armazenamento depende de uma transição do clock
Série-Série
Bits do dado armazenado são inseridos e obtidos um a um
Série-Paralelo
Bits são armazenados individualmente e lidos simultaneamente
Paralelo-Série
Todos os bits são armazenados no mesmo instante e lidos um a um
Paralelo-Paralelo
Todos os bits são armazenados simultaneamente e leitura feita no mesmo instante
Registrador de entrada Série
Registrador em CI
74LS174
Seis Flip flops tipo D
Entrada assíncrona CLEAR que coloca todos os flip flops em zero
5
Transição positiva da entrada CLK
transfere todos os bits de entrada para as saídas
5
6
4
74LS194
Registrador Universal bididericional de 4 bits
Diversos modos
Entradas de seleção
S1 e S0
8
Entrada assíncrona CLEAR que coloca todos os flip flops em zero
Transições positivas do CLOCK deslocam os dados
7
74HC595
8 Bits
Entrada assíncrona SRCLR
Coloca todos os flip flops D em 0
TRansições positivas deslocam os bits
Pode ser agrupado em cascata com a saída QH'
Entrada OE em 1
As saídas ficam em um estado de alta impedância e são desabilitadas
9
Aplicação
Expandir saídas digitais de micro controladores
Registrador de entrada Série
Registrador de deslocamento
1
A esquerda
Multiplica por 2
2
A direita
Divide por 2
3
Aplicação
Processo de produção contínuo
Produto em uma esteira sendo monitorado
Detector para cada tipo de produto
Sensor gera pulsos num registrador de deslocamento
Ocorre o deslocamento dos bits
Encoder pode ser usado para dar pulso de clock
Composto por grupos de Flip-Flops
As saídas do anterior são ligadas nas entradas do seguinte
Os dados binários são deslocados a cada pulso de clock
Tipo D e JK
Contadores
Divisão de frequência e contagem
Cada saída divide a frequência de entrada por uma potência de 2
10
cada puslo causa uma mudança de estado
Sequência de estados representa uma contagem
Saídas associadas a cada estado representam uma contagem
A contagem é ocasionada por pulsos de clock
Sinal de clock
Assíncronos
Possuem um arranjo de Filp flops
Sinal de clock ligado apenas no primeiro flip flop
O restante possui suas entradas de clock ligadas nos flip flops anteriores
Síncronos
Todas as entradas de sinal de clock estão interligadas
Um pulso na entrada clock é enviado simultaneamente a todos os flip flops
Projeto complexo
Vantagem
São mais rápidos
Sequência
Crescentes
Decrescentes
Contadores assíncronos
Pŕincipo de contagem de pulsos do circuito divisor de frequência
Flip flops T ou JK com entrada 1
Saída de cada Flip flop ligada a entrada clock do seguinte
Transição entre dados dada por um pulso na entrada clock do primeiro flip flop
Entradas CLEAR
Determinam limites de contagem
Transição entre valores limites realizada com circuito combinacional
Estado de transiçao
Proximo estado que reinicia o contador
É tão rápido que não é percebido pelas saídas
Número de flip flops
Depende do tamanho do registrador que armazena o estado
Número de estados: Módulo
Projeto
Flip flop com LSB
Direita
Flip flop com MSB
Esquerda
Flip flop com entrada clock ativada por borda de descida
Saída Q do anterior conectada no clock do seguinte
LSB para MSB
Contadores crescentes
As saídas do contador serão as saídas Q dos flip flops
Contadores decrescentes
Saída Q barrado como saída do contador
Entradas T ou JK de todos os flip flops devem estar em 1
Estado de transição
Porta E
CLEAR ativado por nível 1
Número de entradas deve ser igual ao de saídas do contador
Porta NÃO-E
CLEAR ativado por nível 0
Número de entradas deve ser igual ao de saídas do contador
Avaliar número binário do estado de transição
Contadores crescentes
Q barrado quando bit 0
Q quando bit 1
contador decrescente
Q barrado quando bit 1
Q quando bit 0
Contadores síncronos
Entradas JK determinadas por circcuitos combinacionais
Crescente de 0 a 5
Diagrama de tempo
11
Comerciais
74LS90
12
13
contador de módulo 2 e 5
Contador de década
Ligar saída QA do primeiro contador na entrada CBK do segundo
Aplicado em contagens BCD
Entradas J e K sem ligação são colocadas em 1
74LS193
binário de 4 bits
Pode ser programado
Saída assuma número binário definido nas entradas
Entradas: A, B, C, D
só quando LOAD é ativada
nível 0
Entrada UP e DOWN
recebem o sinal de clock
contam de forma crescente ou descrecente na transição positiva
Pode ser usado em cascata
Sinais
BO: borrow out
CO: carry out
Entrada CLR assíncrona ativada por nível alto