Please enable JavaScript.
Coggle requires JavaScript to display documents.
Fenómenos físicos que afectan el desempeño del diseño y técnicas de diseño…
Fenómenos físicos que afectan el desempeño del diseño y técnicas de diseño para mitigarlas
Shallow Trench Isolation (STI)
Es un método utilizado para prevenir latch-up y aislar transistores entre sí. La reducción de escala en los dispositivos CMOS exige una complejidad creciente en el modelado para tener en cuenta nuevos efectos que afectan el comportamiento eléctrico del MOSFET debido a la creciente densidad de integración.
Well Proximity Effect (WPE)
Los iones dopantes de alta energía se dispersan en el borde del fotorresistor del pozo durante la implantación del ión, y los iones dispersados se implantan en el canal MOSFET antes de que se forme la puerta. SC denota la distancia del borde del fotorresistor del pozo al borde de la puerta MOSFET.
Latch-Up
Se crea un par de transistores BJT paralelos a los MOSFETs, Cuando cambia uno de ellos (por pico de ruido o el ajuste de voltaje más bajo de referencia tierra) obtendrá una tonelada de fugas y la salida se negará a cambiar. El resultado del bloqueo mínimo causará un mal funcionamiento del circuito, y en el peor de los casos la destrucción del dispositivo. Si se proporciona un aislamiento eléctrico entre las regiones NMOS y PMOS, se eliminará la conexión entre los BJT parasitarios y se evitará el bloqueo.
Matching
Siempre que sea posible se debe de utilizar la distribución de “centroide común”.
Los transistores de moderado y alto grado de matching requieren de una forma de disposición de centroide común. Esto a menudo puede lograrse dividiendo cada transistor en un número par de fingers y luego disponiendo estos mismos en una matriz interdigitada.
Los dispositivos que requieren de un mínimo de compatibilidad deben de cumplir con los dos puntos anteriores mencionados y tener longitudes de canal idénticas.
Los transistores son vulnerables a los gradientes de temperatura, estrés, espesor del óxido, dopantes, etc. Para reducir los gradientes se debe de colocarlos lo más cerca posible entre sí.
Los pares de transistores emparejados deben de ser presentados como pares de acoplamiento cruzado para aprovechar la simetría superior de esta disposición.
Los transistores que no se encuentren paralelos entre sí, se vuelven vulnerables a las variaciones de movilidad inducidas por el estrés, pueden causar variaciones en su transconductancia.
Se debe de colocar dummies en los extremos
Coloque los transistores que requieran mayor grado de matching en el centro.
No colocar contactos sobre el área del gate, para ello se debe de extender el poly.
Dispositivo dummy
Es aquel que en cualquier situación siempre está apagado. Sus usos varían como en STI, en técnicas de matching, etc.
Capacitor dummy
Sus dos terminales deben de ir conectados a la misma net.
Resistencia dummy
Sus dos terminales deben de ir conectados a la misma net.
Transistor dummy
El bulk, gate y una de sus terminales deben de ir conectadas al mismo potencial
Electromigration
La EM se refiere al movimiento no deseado de materiales en un semiconductor. Si la densidad de corriente es lo suficientemente alta, puede haber una transferencia de
Existen grados de matching como dirección, separación e interdigitar.
Christopher Alejandro Muro Diaz UP180523
Melanie Nicole Mata Barbosa
24/06/21
Fenomenos fisicos