Please enable JavaScript.
Coggle requires JavaScript to display documents.
HOLTEK - Coggle Diagram
HOLTEK
Configuração dos Ports
PxPU
Resistores de pull-up interno
Padrão = todos desabilitados
PxC
Configura entrada / saída
0 = saída
1 = entrada
Padrão = 1
_pxc / _pxcn
ACERL
Habilita / desabilita conversor A/D nos pinos indicados (ver datasheet)
Padrão = todos desabilitados
Px
Nível lógico na porta
_px / _pxn
Ferramentas necessárias
HT-IDE3000 v8
Download
Gravador e-Link
MCU
Versão V possui debbuger para desenvolvimento
Versão F não possui (para comercilização)
Programando
_px / _pxn
Nível lógica da porta
delay
Usar gerador de códigos
_clrwdt()
Clear Watchdog Timer
Necessário para utilizar o loop infinito
Devkit
HT66V0185
Dúvidas
Como determinar o tempo do delay em ms? Tem alguma biblioteca para isso?