Please enable JavaScript.
Coggle requires JavaScript to display documents.
Aula 7 - Circuitos Lógicos Sequenciais II, Referências: [1] - https://bit…
Aula 7 - Circuitos Lógicos Sequenciais II
Registradores
Já que FF armazena um dado de apenas 1 bit, os
registradores
(associações de FF's) são capazes de armazenar um dado de
mais de 1 bit
. A representatividade necessária para as quantidades processadas pelo circuito e o
tamanho dos registradores
utilizados possuem relação direta.
Modos
Classificam os registradores pela maneira como os dados são
armazenados (INPUT)
e
lidos (OUTPUT)
.
[1]
1)
Série-Série:
bits do dado armazenado são inseridos e obtidos um a um;
2)
Série-Paralelo:
bits são armazenados individualmente e obtidos simultaneamente;
3)
Paralelo-Série:
bits são armazenados simultaneamente e lidos individualmente; e
4)
Paralelo-Paralelo:
bits são armazenados e lidos no mesmo instante.
Os
tempos de armazenamento
dependem do modo: cada armazenamento (serial ou paralelo)
depende de uma transição de clock
.
Registradores de Deslocamento (entrada série)
[2]
Também chamados de
shift-registers
, tais registradores são compostos por grupos de FF's onde as
saídas do FF anterior
são
conectadas às entradas do FF seguinte
. Os FF's tipo D e JK são os mais usuais.
Os
dados binários
são
deslocados
do FF anterior para o posterior
a cada transição de clock
.
Deslocamento à esquerda
de um binário com inserção de zeros:
x2
.
(Ex.: 0011 / 3 → 0110 / 6 → 1100 / 12)
Deslocamento à direita
de um binário com inserção de zeros:
/2
.
(Ex.: 10100 / 20 → 01010 / 10 → 00101 / 5)
Aplicação:
Monitoramento da posição de um produto em uma esteira da linha de produção.
Registradores em CI's
[3]
74LS174 (6x FF's tipo D):
Aceita vários modos por meio do arranjo externo das entradas e saídas dos FF's. A entrada assíncrona CLEAR coloca todos os FF's em 0. Uma
transição ↑
da entrada CLK
transfere todos os bits de entrada
para as
saídas
. [4]
74LS194 (Registrador Universal bidirecional de 4 bits):
Aceita vários modos, através de
entradas de seleção S0 e S1
. A entrada assíncrona CLEAR coloca todos os FF's em 0.
Transições ↑
do CLK
deslocam os dados
. [5]
Entradas paralelas:
A, B, C e D;
Saídas paralelas:
QA, QB, QC e QD.
S1 = S0 = 1:
Paralelo;
S1 = 0 e S0 = 1:
Desl. à direita;
S1 = 1 e S0 = 0:
Desl. à esquerda;
e
S1 = S0 = 0:
Retenção
.
74HC595 (Registrador de Deslocamento de 8 bits com Registradores de Saída 3-state - "8-Bit Serial-In, Parallel-Out"):
A
entrada assíncrona SRCLR
coloca todos os FF's em 0.
Transições ↑
da entrada
SRCLK
deslocam os bits no registrador. Dados do registrador de deslocamento são deslocados para o registrador da saída por meio da
transição ↑ de RCLK
. [6]
Pode ser agrupado em cascata com a saída QH'. A entrada OE em 1 deixa
as saídas
em um estado de alta-impedância,
desabilitando-as
. É usado para expandir saídas digitais de μcontroladores.
Divisão de Frequência e Contagem
FF's JK em
cascata
, onde a saída de um FF é ligada ao CLK do FF seguinte e as entradas J e K estão em 1; análogo ao uso de FF's tipo T com a entrada
Toggle
= 1. [7]
Cada saída divide a frequência de entrada por uma potência de 2
. Cada pulso causa uma mudança de estado e a sequência de estados representa uma contagem. [8]
Contadores
Circuitos sequenciais
cujas saídas associadas a
cada estado
representam
uma contagem
; a
transição
entre estados (contagem) é provocada por
pulsos de Clock
.
São classificados como:
Síncronos:
Todas
as
entradas de sinal de clock dos FF's
do contador estão
interligadas
. Isso significa que cada pulso na entrada de clock do contador é enviado
simultaneamente
a todos os FF's. Possuem um
projeto mais complexo
, apesar de serem
mais rápidos
.
Todas as entradas JK são determinadas por circuitos combinacionais. Cada FF deve ter
J e K
ligadas de forma que estejam em nível ALTO
somente
quando as
saídas de todos os FF's de ordem inferior
estiverem no estado
ALTO
.
Assíncronos:
Possuem um arranjo de FF's onde o sinal de
clock
é ligado apenas no primeiro Flip-flop. Os demais têm suas entradas de Clock ligadas nos FF's anteriores,
de maneira cascateada
.
Usam o princípio de contagem de pulsos do circuito divisor de frequência ou contador de pulsos. Usam FF's T ou JK com entradas em 1. Neles, a saída de cada FF é ligada à entrada de clock do FF seguinte e a transição entre estados é proporcionada por um pulso na entrada de clock do primeiro FF. As entradas assíncronas CLR de cada FF são usadas para determinar os limites de contagem.
Esta transição entre valores limite é realizada com um circuito combinacional. Este próximo estado que reinicia o contador é chamado de estado de transição e não é percebido nas saídas. O número de FF's depende do tamanho do registrador que armazena o estado. O número de estados é também chamado de módulo.
Podem ser
crescentes
(
up
) ou
decrescentes
(
down
).
Projeto de Contadores Assíncronos
FF que possui o
LSB
deve estar à
direita
e aquele com o
MSB
, à
esquerda
. O sinal de
clock
deve ser aplicado ao
FF DO LSB
.
Para FF's com entrada clock ativada por borda de
descida
:
Conectar a saída Q do FF anterior ao clock do seguinte, sequindo do LSB para o MSB;
Para contadores crescentes, as saídas do contador serão as saídas Q dos FF's. Para
decrescentes
, utilizar as saídas ~Q como saídas do contador.
As entradas T (ou JK) de todos os FF's devem
estar em 1
.
Para o
estado de transição
(n+1 p/ crescente e n-1 p/ decrescente):
Deve-se utilizar
porta E para CLEAR
ativado por nível 1 e NÃO-E para CLEAR ativado por nível 0.
Para atender todos os casos, o nº de entradas da porta E/NÃO-E deve ser igual ao número de saídas do contador.
Deve-se avaliar o
número binário do estado de transição
e conectar as saídas dos FF's considerando:
P/ contadores
UP
: ~Q quando o bit for 0 e Q, quando o bit for 1.
P/ contadores
DOWN
: ~Q quando o bit for 1 e Q quando o bit for 0.
A saída da porta E/NÃO-E deve ser ligada à entrada
CLEAR
, pois deseja-se retornar ao estado onde a saída Q de cada FF é igual a 0 ou ~Q é igual a 1.
Contadores Síncronos
Em tais contadores, as
entradas JK
de cada FF são
determinadas por
circuitos combinacionais.
"Cada FF deve ter suas
entradas J e K
ligadas de modo que estejam em
nível ALTO
apenas
quando as
saídas de todos os FF's de mais baixa ordem
estiverem no estado
ALTO
." [9]
Contadores em CI's
:
74LS90 (Contador binário de década):
Tem um contador de módulo 2 e outro de módulo 5. Liga a saída QA do primeiro contador na entrada CKB do segundo contador (funcionando de 0 a 9). É utilizado em contagens em BCD. [10]
74LS193 (Contador síncrono binário de 4 bits up/down, com CLEAR e CLOCK de transição ↑):
Pode ser programado para que a saída assuma de forma imediata o binário definido nas entradas
ABCD (DATA)
, considerando apenas quando LOAD está em 0. Entradas UP e DOWN recebem o clock para contar de forma crescente (UP) ou decrescente (DOWN) na transição ↑. Pode ser usado em cascata com outros contadores binários através dos sinais BO (
borrow out - cresc.
) e CO (
carry out - decresc.
). A entrada assíncrona CLR ativada em 1 coloca todas as saídas em 0. [11]
Referências:
[1] -
https://bit.ly/3r6N2kF
; [2] - Deeds
(
https://www.digitalelectronicsdeeds.com/downloads.html
)
; [3] e [4] -
https://bit.ly/3c9n4sg
; [5] -
https://bit.ly/3vVIIZh
; [6] -
https://bit.ly/398BJlE
; [7], [8] e [9] - TOCCI, R., J.; WIDMER, N., S.; GREGORY, L., M.;
“Sistemas Digitais – Princípios e Aplicações”
, 11ª Edição; [10] -
https://bit.ly/3lD4EDE
; [11] -
https://bit.ly/3lGy0Rw
