Please enable JavaScript.
Coggle requires JavaScript to display documents.
Circuitos Sequenciais II - Coggle Diagram
Circuitos Sequenciais II
Registradores
Armazena um dado com mais de 1 bit
Tamanho
Representatividade necessária para as quantidades processadas
Modos
Série-Série
Os bits do dado armazenado são obtidos e inseridos bit a bit
Série-Paralelo
Os bits são armazenados individualmente e podem ser lidos simultaneamente
Paralelo-Série
Os bits são armazenados simultaneamente e lidos um a um
Paralelo-Paralelo
Os bits são armazenados simultaneamente e lidos no mesmo instante
Definem os tempo de armazenamento e leitura
Registradores de entrada série
Registradores de deslocamento
Grupos de Flip-Flops
Saídas do FF anterior são ligadas as entradas do próximo
Tipo D e JK
Cada pulso de clock desloca os dados binários entre os Flip-Flops
[1]
Operações
Deslocamento à esquerda
Inserção de zeros
Multiplica por 2
Deslocamento à direita
Divide por 2
Aplicações
Processo de produção contínuo
Monitora a posição de um produto em uma esteira
Circuitos integrados
74LS174
[2]
6 Flip-Flops tipo D
Possui entrada assíncrona CLEAR
Coloca todos os Flip-Flops em 0
Reseta o registrador
Transições positivas de CLOCK deslocam os dados
74LS194
Entradas de seleção
S0
S1
Possui entrada assíncrona CLEAR
Modos
Paralelo
Deslocamento à direita
Deslocamento à esquerda
Retenção
[3]
74HC595
Possui uma entrada assíncrona SRCLR
Transições positivas de SRCLR deslocam os bits
[4]
Pode ser agrupado em cascata
Entrada OE em 1
Deixa as saídas em um estado de alta impedância
Desabilitando-as
Contadores
Saídas associadas a cada estado representam uma contagem
Pulsos de clock
Possibilitam as transições entre os estados
Assíncronos
Arranjo de FFs
Sinal de clock é ligado apenas no primeiro FF
Os demais tem suas entradas de clock ligadas nos FFs anteriores
Em cascata
Síncronos
Todas as entradas de sinal e clock estão interligadas
Mais complexo e mais rápido
Pulsos de clock são enviados simultaneamente a todos os FFs
Contadores Assíncronos
Princípio
Contagem de pulso do circuito divisor de frequência ou contador de pulsos
Saída de cada FF é ligada a entrada de clock do próximo FF
Transição entre estados
Pulso na entrada de clock no primeiro FF
Entradas assíncronas CLEAR
Limites de contagem
Transição entre valores limites
Circuito combinacional
Número de FFs depende do tamanho do registrador
Módulo
Número de estados
Projeto
LSB
Direita
MSB
Esquerda
Entradas T ou JK devem estar em 1
Estado de transição
Porta E para CLEAR - nível 1
Porta NÃO-E para CLEAR - nível 0
Número binário do estado de transição
Contador crescente
Q'-0 e Q-1
Contadore decrescente
Q'-1 e Q-0
Contadores síncronos
Entradas JK
Circuitos combinacionais
Crescente de 0 a 5
Pulso de CLEAR
74LS193
4 bits
Borrow out
Crescente
Carry out
Decrescente
Entrada LOAD
Entradas UP e DOWN