Please enable JavaScript.
Coggle requires JavaScript to display documents.
Gerenciamento de Memória Principal - Coggle Diagram
Gerenciamento de Memória Principal
1-Alocação Contígua
Registradores
RR: Registrador de Relocação
RL: Registrador Limite
CPU
Gera endereço lógico do processo
Dispatcher
Carrega os valor dos registradores (RR e RL) com os valores
corretos do processo (troca de contexto)
MMU
Traduz os endereços lógicos em
físicos através de aritmética com os valor do RL para cada endereço gerado pela CPU
Depois de traduzida a memória principal é acessada
2-Alocação com partições múltiplas
Partições de tamanho fixo
Partições de tamanho variáveis
Sistema Operacional
Brechas
Quando um processo chega, aloca-se memória de uma brecha grande o suficiente para acomodá-lo
Processos
Processos saindo liberam sua partição, brechas adjacentes são combinadas
Algoritmos para selecionar uma brecha na lista
First-fit
Best-Fit
Worst-fit
3-Fragmentação
Fragmentação externa
Fragmentação Interna
4-Segmentação
Tabela de Segmentos
Base
Limite
Segmente-table base register (STBR)
Segment-table length register (STLR)
5-Paginação
Quadros
Páginas
Tabela de páginas
MMU
PTBR
PTLR
TLB
Páginas compartilhadas
6-Tipos de Estrutura de Tabelas de Páginas
Paginação Hierárquica
Tabelas de Páginas com Hash
Tabelas de Páginas Invertidas