Please enable JavaScript.
Coggle requires JavaScript to display documents.
CIRCUITOS LÓGICOS SEQUENCIAIS - PARTE 1 - Coggle Diagram
CIRCUITOS LÓGICOS SEQUENCIAIS - PARTE 1
Combinacionais X Sequenciais
Combinacionais: Não há memória, novas entradas geram novas saídas
Sequenciais: Estado (antes ou depois) é fudamental
Tempo considerado -> memória exigida
Atraso de Propagação + Realimentação
Pulso positivo x Pulso Negativo
Positivo: Transição baixo-alto-baixo
Negativo: Transição alto-baixo-alto
Não há relação com tensão!
É importante levar em conta o tempo de subida ou descida das transiçoes!
Atraso limita a frequência dos pulsos -> variações rápidas são ignoradas
Atrasos aproveitados em circuitos
Circuito detector de borda
Flip Flops
SR
In: S(set), R(reset)
Out: Q, Q*
Atua como memória quando R e S recebem 0
Estado Indesejável quando R s S recebem 1
Utilizações
Numa mesma entrada, pulsos posteriores ao primeiro não têm efeito, eliminando qualquer variação brusca indesejada
Sincronização dos tempos de propagação dos pulsos, para que circuitos trabalhem mais entrosados
Podem substituir os chamados relés biestáveis
JK com Clock
Funcionamento praticamente igual ao SR, mas eliminando o Estado indesejável ( J e K = 1)
OBS: Entradas agora são J e K
Surgimento do Toggle (Comutação)
Clock deve retornar a 0 antes da comutação
D
Com Clock
Apenas uma entrada de Clock nomeada D
Entrada D é armazenada quando o clock efetua a transição
Sem Clock
Leitura da entrada D é associada à uma entrada ENABLE (porta lógica E)
T com Clock
Alteração do JK com clock, levando em conta apenas as propriedades de memória e comutação
Atua como Divisor de frequência do Sinal
Modifica o estado da saída apenas quando houver transição positiva do clock
Assíncrono X Síncrono
Assíncrono: Entradas processadas quase instantaneamente sem depender do clock; Usados para a definição de estados iniciais; Ativadas em nível baixo; PRESET =1, CLEAR= 0
Síncrono: Entradas processadas apenas quando o clock efetuar uma transição
Multivibradores
Biestável
2 estados estáveis:
SET (Q=1)
RESET (Q= 0)
Mudança de estado só é possibilitada por meio de uma pulso
Monoestável
1 estado estável
Após estímulo, transita para um estado quase-estável, durante um tempo determinado por RESISTORES E CAPACITORES
Redisparável permite prolongar o tempo no estado quase-estável
Astável
Varia entre dois estados quase-estáveis
Aplicado na geração de sinais de clock, com sua frequência atribuída por RESISTORES E CAPACITORES
Schmitt Trigger
Aplicado em inversores
Adiciona o conceito de Histerese (Diferente dos inversores básicos)
Saída em nível baixo apenas se um limiar de tensão mínima for ultrapassado
Saída em nível alto somente quando a tensão estiver abaixo de outro limiar
OS LIMIARES SÃO DIFERENTES! (Histerese)
Permite a eliminação de ruído
FOLHA DE DADOS:
https://www.ti.com/logic-circuit/overview.html
SIMULADOR:
https://www.digitalelectronicsdeeds.com/downloads.html