Please enable JavaScript.
Coggle requires JavaScript to display documents.
Aula 05 - Circuitos Lógicos Sequenciais I, Referências: [1] e [3] - https…
Aula 05 - Circuitos Lógicos Sequenciais I
Estados e Circuitos Digitais
Com o
tempo sendo levado em consideração
, devem ser utilizados elementos que atuem como
memória
(guardando estados anteriores).
Atraso de Propagação + Realimentação = Memória
Em Circuitos Sequenciais,
o estado é relevante
.
Diagramas de tempos
Pulso Positivo (1)
:
Low → High; High → Low
Pulso Negativo (0)
:
High → Low; Low → High
OBS.: Em ckts digitais, deve-se considerar os
tempos de subida
(
rise
) e de
descida
(
fall
) dos pulsos. As portas lógicas exibem
atrasos
de propagação que, por sua vez,
limitam a frequência
dos pulsos. Variações de frequência
alta
demais
não podem ser detectadas
como uma mudança das variáveis de entrada.
Multivibrador Biestável
Circuito digital que apresenta
dois
estados
estáveis
.
Através de um
pulso
chamado de gatilho (TRIGGER), é feita a
mudança entre estados
.
Cada pulso realiza uma
transição de estado
das
saídas
Q e Q' (onde
SET
:
Q=1
e
RESET/CLEAR
:
Q=0
).
Flip-Flop SR
[1]
Estados: Memória (M), SET (S), RESET (R) e Inválido (I). Estado
indesejável
: quando a saída é
inválida (Q' = Q = 1)
no caso de
as duas entradas estiverem ativadas ao mesmo tempo
. Pode ter suas entradas ativadas por clock ou não.
Biestável que é
setado
por uma entrada
S
e
resetado
por outra entrada
R
.
A saída permanece no estado anterior enquanto as entradas permanecem inativas →
Memória
de 1 bit ou
Latch
.
Aceita apenas a primeira mudança
, rejeitando pulsos posteriores (eliminando
contact debounce
). É útil para
sincronizar tempos de propagação
distintos em circuitos combinacionais. Também possui aplicação na substituição de
relés biestáveis
no acionamento de
circuitos de comando
.
Exemplo prático:
lógica de seleção de nível para controle de subestações.
Flip-Flop JK (com clock)
[3]
Elimina a invalidade
das entradas S=R=1 (onde, neste caso, a
saída Q é igual à saída anterior negada
: Modo de Comutação ou
toggle mode
) e funciona como um
FF SR
nas demais condições.
O
Clock
deve ser de
curta duração
e as entradas assíncronas podem alterar de maneira independente o estado da saída.
Flip-Flop D (com clock)
Possui apenas
uma entrada de controle síncrona
: a entrada D (ou
data
). Basicamente
guarda o estado
da entrada D quando o
clock
sofre uma
transição
.
Pode ser
derivado
de um flip-flop JK, onde
K é a porta J negada
.
Circuito similar ao do FF tipo D
sem clock
, com a diferença de que EN se torna a entrada CLK.
Flip-Flop D (sem clock)
[4]
A entrada
ENABLE
habilitada faz com que qualquer variação da entrada D seja armazenada na saída. Desabilitar ENABLE
desativa
qualquer variação da entrada D.
Exemplo em CI:
'74- 2x FF D com PRESET e CLEAR.
Flip-Flop T (com clock)
Adaptação do FF JK (
unindo as entradas J e K
e nomeando-as como T ou
toggle
) que considera somente os modos de
armazenamento (T=0)
e
comutação (T=1)
, atuando como um divisor de frequência do sinal.
Exemplo em CI:
'76 - 2x FF JK com PRESET e CLEAR.
Circuitos Síncronos
Diferentemente de circuitos assíncronos, onde as saídas podem variar assim que são apresentadas as entradas, nos circuitos
síncronos
as entradas são processadas somente quando a entrada (
Clock
) assume um valor específico ao sofrer uma transição de nível (positiva ou negativa).
Clock:
trem de pulsos ou onda quadrada enviada para todos os circuitos do sistema, a fim de que todos trabalhem em sincronia. [2]
Entradas Assíncronas
Podem
alterar o estado da saída
,
independentemente
do
clock
e das entradas de controle
síncronas
.
Geralmente
são
ativadas em nível
baixo e usadas para
definir estados iniciais
.
Schmitt Trigger
[5]
Circuito usado em
inversores
(ou
buffers
) que introduz
histerese
entre as transições positivas e negativas: a saída vai a 0 quando a tensão na entrada for acima de VT+ e vai a 1 quando a tensão na entrada for abaixo de VT-.
Elimina ruídos que oscilem a tensão de entrada V0 entre os valores VT+ e VT- (tais que VH = VT+ - VT-) e acelera transições do sinal.
Exemplo em CI:
'14 - 6x Schmitt Trigger.
Multivibrador Monoestável
Apresentam um estado estável que se mantém até surgir um estímulo externo →
estado quase-estável
, cujo tempo de duração é ditado por um arranjo de componentes eletrônicos (Resistores e Capacitores).
Podem ser
redisparáveis
ou não: os redisparáveis permitem
reiniciar
a
duração do estado quase-estável
durante a sua própria execução (a partir do novo disparo),
prolongando o tempo deste
.
Multivibrador Astável
Oscila entre 2 estados quase-estáveis, sem necessidade de estímulo externo. É utilizado para gerar sinais de
clock
.
Sua
frequência
é ditada por um arranjo de componentes eletrônicos (
Resistores e Capacitores
). [6]
Referências:
[1] e [3] -
https://bit.ly/3qpMplQ
; [2] -
https://bit.ly/3rrjlf4
; [4] -
https://bit.ly/3v4XfRS
; [5] -
https://bit.ly/3c54Qak
; [6] - TOCCI, R., J.; WIDMER, N., S.; GREGORY, L., M.;
“Sistemas Digitais – Princípios e Aplicações”
, 11ª Edição.
