Please enable JavaScript.
Coggle requires JavaScript to display documents.
Aula 04 - Circuitos Lógicos Combinacionais II, Referências: [1] - https…
Aula 04 - Circuitos Lógicos Combinacionais II
Circuitos Aritméticos
Operam números binários em aritmética decimal
Compostos por circuitos combinacionais que atuam de maneira eficiente - com atrasos da ordem de ns por porta lógica
Constituem a Unidade Lógica e Aritmética (ULA) de μprocessadores
Somador/Subtrator com Complemento a 2
Ajusta-se um Somador Paralelo para a adição e subtração de binários, através da representação Complemento a 2.
Adição
:
Parallel Adder
com o
Cin
do primeiro somador em
zero
.
Subtração
: adição do minuendo com o Complemento a 2 do subtraendo; com o
Parallel Adder
, inverte-se todos os bits do operando B (subtraendo) e coloca-se o Cin do primeiro somador em nível ALTO.
É possível construir Somador e Subtrator em um único circuito: liga-se
cada um dos bits do operando B
(subtraendo) a uma
porta XOR
(inversor controlado) junto a uma
entrada de seleção Sel
e a entrada Cin do primeiro somador a esta entrada. Desse modo, o circuito funciona como
Somador se Sel=0
ou
Subtrator se Sel=1
.
Meio Somador /
Half Adder
[1]
Resulta da soma de 2 bits, considerando
apenas o carry-out
("vai um").
Operações com Binários Representados por Complemento a 2
Inversão
:
operamos em Complemento a Dois
todo o nº binário
, incluindo o bit de sinal (MSB).
OBS.: é necessário que o inverso esteja dentro da representatividade disponível de antes.
Soma
: somamos bit a bit, levando em conta magnitude e sinal.
Subtração
: somamos ao minuendo o
Complemento a 2 do subtraendo
.
Overflow
Resultado da operação aritmética é
maior que o maior
ou
menor que o menor
número que pode ser representado:
2^(n-1) - 1 < S < -2^(n-1)
Caso ocorram, tais
estados inválidos
devem ser descartados quando aparecem como resposta de somadores/subtratores: Se o MSB (sinal) dos dois números for distinto do MSB (sinal) do resultado, ocorreu overflow.
Inteiros Binários
Com Sinal
Um
binário de n bits
pode representar
decimais entre 0 e 2^n - 1
.
Sinal-magnitude
MSB
representa o
sinal
: 0
(nº positivo)
ou 1
(nº negativo)
; demais bits representam a
magnitude do número
.
Representa decimais entre
-( 2^(N-1) - 1 )
e
+( 2^(N-1) - 1 )
, com n sendo o # de bits.
Tal representação tem como
problemático
o
uso de 2 binários para representar o 0
. (Ex.: 00000 e 10000)
Complemento a 2
MSB Zero
:
nº positivo
e os demais bits representam a
magnitude em conversão direta
.
MSB Um
:
nº negativo
e calcula-se o
Complemento a Dois (operação)
dos demais n - 1 bits.
Limite, -2^(N-1)
: temos 1 no MSB e os demais n-1 bits de magnitude em 0.
Possibilita representar decimais entre
-2^(N-1)
e
+( 2^(N-1) - 1 )
, n é o # de bits, e
não há dupla representação do 0
.
Somador Completo /
Full Adder
[2]
Resultado da soma de 2 bits, considerando
tanto o carry-out como o carry-in
("vai um" anterior)
. [3]
Somador Paralelo / Parallel Adder
Resultado da soma de N bits, por meio da utilização de FA's ligando a saída Cout do somador de um LSB à entrada Cin do somador de ordem subsequente.
O resultado é atingido somente após o atraso de propagação do carry de todos os FA's.
Ex.: '283 (Somador Completo 4 Bits). Disponível em:
https://www.alldatasheet.com/datasheet-pdf/pdf/5740/MOTOROLA/SN54LS83A.html?
.
Comparador de Magnitude
Compara dois binários com relação à sua
magnitude
(An>Bn, An<Bn ou An=Bn para os bits do binário)
Tais dispositivos podem ser expandidos para qualquer quantidade de bits; as saídas de um estágio que compara bits menos significativos são conectadas às entradas do CI do próximo estágio, lidando com bits mais significativos.
Ex.: '85 (Comparador de Magnitude de 4 Bits), com 6 comparadores cascateados para comparar binários de 24 bits. Disponível em:
https://bit.ly/3dQbqUv
.
Simulações
Podemos gerar circuitos a partir de funções lógicas ou tabelas verdade com diversas entradas, a fim de analisar o funcionamento dos circuitos.
Ex.: Logisim. Disponível em
http://www.cburch.com/logisim/pt/index.html
.
Referências:
[1] -
https://bit.ly/3r5rPIK
, pág. 5; [2] -
https://bit.ly/3r0E4WJ
; [3] -
https://bit.ly/37UQdVF
, pág. 15.
