Please enable JavaScript.
Coggle requires JavaScript to display documents.
Entrada/ Saída - Coggle Diagram
Entrada/ Saída
Módulos c/ tecnologias de barramento,drives e controladores
Permite usuário enviar informações ao computador
O usuário pode ser tanto humanos quanto outros computadores
Não confundir com módulo de memória principal
Este módulo é um item particular da arquitetura de Von Neumann
Temos no mercado 6 tecnologias principais
PCIe(PCI Express)
Versão +rápida do
PCI antigo
Não possui semelhanças entre eles(exceto o nome)
A transmissão do PCIe é
serial
1 bit atrás do outro
Pode ocorrer de forma rápida mesmo assim
Se fosse paralelo, poderia haver problemas c/ sincronismo
O fluxo de dados poderia "desarmonizar"
P
eripheral
C
omponent
I
nterconnect
Substituiu também o AGP(
A
cellerated
G
raphics
P
ort)
Barramento exclusivo p/ placas de vídeo
Ficava acoplado no caminho entre CPU e MP
Principal barramento de
expansão
do computador
É onde geralmente colocamos placas de vídeo, por exemplo
Adota uma topologia
ponto-a-ponto
Apenas um único ponto de parada dos dados no fluxo
Formado por
linhas seriais full-duplex
É um barramento "multiserial"
Pode haver o uso de várias linhas seriais não sincronizadas
Atualmente, pode usar de 1 a 16 linhas independentes
Linhas não precisam mandar dados ao mesmo tempo
C/ slots PCIe, pode haver
2 situações anômalas
possíveis
1.
Conectar placa c/ nº de linhas menor que o do slot
Ex: Conectar PCIe x4 em slot PCIe x8
2
. Colocar uma placa maior do que o slot
Ex: Colocar placa x4 em slot PCIe x1
Não pode haver nenhum tipo de impedimento físico
É uma prática incomum na montagem de computadores
Funcionam muito bem!
Atualmente, o PCIe possui até
6 versões
PCIe 3.0(2010)
Bandwidth: 984,6 MB/s por linha
PCIe 5.0(2019)
Usam protocolo
128b/130b
Mantem o principio do protocolo
8b/10
Overhead(custo gerencial)
de 1,54%
Bandwidth: 3948,4 MB/s por linha
PCIe 1.0(2003)
Bandwidth: 250 MB/s por linha
PCIe 4.0(2017)
Bandwidth:1969,2 MB/s por linha
PCIe 2.0(2007)
Usam protocolo
8b/10b
Protocolo de detecção e correção de erros
P/ 10 bits enviados, 2 são p/ códigos de correção de erros
Overhead(custo gerencial)
de 20%
Da versão 2.0 p/ a 3.0, a codificação do protocolo melhorou
Largura de banda(em Gbit/s) praticamente dobrou
Bandwidth: 500 MB/s por linha
PCIe 6.0(~2021)
Bandwidth: 7876,8 MB/s por linha
Existe intercompatibilidade entre as versões
Ex.: Colocar placa 3.0 numa placa-mãe 4.0(vice-versa)