Please enable JavaScript.
Coggle requires JavaScript to display documents.
Memória Principal, MAPA MENTAL 4 DISCIPLINA: AOC ALUNO: FREDERICO MAGNO…
Memória Principal
RAM Estática
Armazenamento
Ligado/desligado
Sem vazamento de carga
Não necessita Refresh
Maior por bit
Mais cara
mais rapida
Usada como memoria cache
Operação
Arranjo de Transistores
Gera estado lógico estável
Estado 0
c1 baixo,c2alto
t1t4 ligados
t2t3 desligado
Estado 1
c1 alta, c2 baixa
t1t4 desligados
t2t3 ligados
Linha de endereço
Controla dois transist.
t5t6
Escrita
Aplica valor a B e complemento a B
Leitura
valor está na linha B
Vólatil
Precisa de energia
Chamada de memoria RAM
Interna
"Trabalho"
Feita de Semicond.
Silicio
RAM Dinâmica
Armazenamento com carga em Capacitores
Precisam de Refresh
Construção simples
menor por bit
mais barata
mais lenta
Basicamente analogico
Usada como memoria principal
operação
Linha de endereço
Ativa quando bit é escrito ou lido
Chave de transist. off
corrente flui
Escrita
1 - Tensão na linha de bit
Alta para 1
Baixa para 0
2 -Sinaliza linha de endereço
Transfere carga ao capacitor
Leitura
Linha de endereço Selecionada
Transistor liga
Capacitor alimentado por linha de bit
Vólatil
Precisa de energia
Organização
Estados
0
1
Pode ser escrita
Pode ser lida
Categoria
Memória de gravação
Apagamento
Eletricamente/Nível byte
Gravação
Eletricamente
Volatil
Armazenamento Temporário
MAPA MENTAL 4
DISCIPLINA: AOC
ALUNO: FREDERICO MAGNO ROSA