Please enable JavaScript.
Coggle requires JavaScript to display documents.
Fenómenos físicos que afectan el desempeño del diseño y técnicas de diseño…
Fenómenos físicos que afectan el desempeño del diseño y técnicas de diseño para mitigarlas los fenómenos físicos que afectan.
Latch-up
En un diseño CMOS, en la cual se tiene transistores NMOS junto a los PMOS,
las uniones pnpn crean inadvertidamente una trayectoria de baja impedancia entre los rieles de alimentación.
Cuando cambia uno de ellos (por pico de ruido o el ajuste de voltaje más bajo de referencia tierra), obtendrá una tonelada de fugas y la salida se negará a cambiar.
-
-
Well Proximity Effect
Loa iones dopantes de alta energia se dispersan en el borde del fotorresistor del pozo durante la implantación del ión.
-
Matching
Los dispositivos que requieran aún la mínima compatibilidad deben de tener longitudes de canal idénticas.
Los transistores que no se encuentren paralelos entre sí, se vuelven vulnerables a las variaciones de movilidad inducidas por el estrés pueden causar variaciones en su transconductancia.
Los dispositivos que requieren de un mínimo de compatibilidad deben de cumplir con los dos puntos anteriores mencionados.
-
-
-
-
-
-
Tema:
Fenómenos físicos que afectan el desempeño del diseño y técnicas de diseño para mitigarlas los fenómenos físicos que afectan
