En un diseño CMOS, en la cual se tiene transistores NMOS junto a los PMOS, las uniones pnp crean inadvertidamente una trayectoria de baja impedancia entre los rieles de alimentación, en otras palabras se crea un par de transistores BJT paralelos a los MOSFETs, Cuando cambia uno de ellos (por pico de ruido o el ajuste de voltaje más bajo de referencia tierra), obtendrá una tonelada de fugas y la salida se negará a cambiar. El resultado del bloqueo mínimo causará un mal funcionamiento del circuito, y en el peor de los casos la destrucción del dispositivo.