Please enable JavaScript.
Coggle requires JavaScript to display documents.
Разработка архитектуры контроллера мемристорной матрицы (Методологическая…
Разработка архитектуры контроллера мемристорной матрицы
Методологическая база
Методы исследования
Симуляция HDL/VHDL
Математическое моделирование
нейросетевых алгоритмов
Инструменты
ПЛИС Altera/Xilinx
Резистивная матрица
ПО Matlab, Altium Designer
Аналоги
A digital neuromorphic VLSI architecture with memristor crossbar synaptic array for machine learning
https://ieeexplore.ieee.org/abstract/document/6398336
Hybrid Circuit of Memristor and Complementary Metal-Oxide-Semiconductor for Defect-Tolerant Spatial Pooling with Boost-Factor Adjustment
https://www.mdpi.com/1996-1944/12/13/2122
Build Reliable and Efficient Neuromorphic Design with
Memristor Technology
https://dl.acm.org/citation.cfm?id=3288744
Design of a Memristor Based Fuzzy Processor
https://www.sciencedirect.com/science/article/pii/S1434841117319611
Новостной блок
Популярность машинного обучения влияет на эволюцию архитектуры процессоров
https://servernews.ru/957816
Intel разрабатывает тензорные процессоры для ИИ
https://www.itweek.ru/ai/article/detail.php?ID=190242
Google's Tensor Processing Unit explained: this is what the future of computing looks like
https://www.techradar.com/news/computing-components/processors/google-s-tensor-processing-unit-explained-this-is-what-the-future-of-computing-looks-like-1326915
Информационная база
Low-Power, Electrochemically Tunable Graphene Synapses
for Neuromorphic Computing [Электронный ресурс]//Advanced Materials.-2018.-Режим доступа:
https://onlinelibrary.wiley.com/doi/abs/10.1002/adma.201802353
, (дата обращения 19.11.2019)
Реализация нейронной WTA-сети на мемристорном кроссбаре [Электронный ресурс] // Прикладная дискретная математика.-2015.-Режим доступа:
https://cyberleninka.ru/article/n/realizatsiya-neyronnoy-wta-seti-na-memristornom-krossbare
, (дата обращения 19.11.2019)
Build Reliable and Efficient Neuromorphic Design with
Memristor Technology [Электронный ресурс] // Proceedings of the 24th Asia and South Pacific Design Automation Conference on - ASPDAC ’19. -2019.-Режим доступа:
https://dl.acm.org/citation.cfm?id=3288744
, (дата обращения 19.11.2019)
Содержание работы
Структура
Введение
Глава 1. Анализ алгоритмов нейронных сетей
Глава 2. Анализ программируемых логических интегральных схем
Глава 3. Анализ мемристорных матриц
Глава 4. Разработка архитектурных блоков контроллера
Глава 5. Верификация архитектурных блоков
Заключение
Список источников
Цель работы
Повышение эффективности алгоритмов нейронных сетей путем их аппаратной реализации на основе матрицы тонкопленочных мемристоров
Задачи
Выбор функции активации нейрона
Выбор технологии производства мемристорных матриц
Выбор программируемой логической интегральной схемы
Разработка архитектурных блоков контроллера
Верификация архитектурных блоков контроллера
Аннотация
В данной работе была разработана архитектура контроллера нечеткой логики мемристорной матрицы. Контроллер реализован на ПЛИС Xilinx. Архитектурные блоки синтезированы на языке описания аппаратуры VHDL. Функция активации нейрона - сигмоидальная. Контроллер показал высокую эффективность работы метода обратного распостранения ошибки.