Please enable JavaScript.

Coggle requires JavaScript to display documents.

доц. Кондрат О.Б. - Комп’ютерна схемотехніка та архітектура комп’ютерів…

- - - - високий рівень напруги на прямому виході відображає значення лог. 1 (стан Q =1)
      - низький рівень – значення лог. 0 (стан Q = 0)
  - - - синхронізуючий (тактовий) сигнал С, який надходить до С-входу (тактового входу)
      - дозволяючий сигнал V, який надходить до V-входу
  - - - з роздільною установкою станів “0” і “1” (SR-тригери)
        
        RЕSЕТ (скинення) і SЕТ (установлення).
        
        Карта Карно для SR-тригерів
        
        Rt, St, Qt – значення логічних змінних у момент часу t на входах R, S і виході Q
        
        Qt+1 – стан тригера після перемикання;
        
        К6, К7 – невизначені коефіцієнти на тих наборах, де вхідні сигнали Rt і St одночасно набувають значення одиниці (заборонена комбінація сигналів).
        
        Двоступеневі RS-тригери
        
        поєднання двох процесів – одночасного записування нової інформації та зчитування старої
        
        Під час дії синхроімпульсу С перший ступінь “М” (Маster – основний) приймає нову вхідну інформацію
        
        Під час дії синхроімпульсу С другий ступінь “S” (Slavе – допоміжний) в цей же час передає у зовнішні схеми стару інформацію. Після закінчення синхроімпульсу С інформація з першого ступеня переписується у другий ступінь.
        
        NOR oriented
        
        one is an active high SR latch this
        
        means it requires a high pulse that's a
        
        NAND oriented
        
        one is an active low SR latch
        
        it normally high and it requires a low pulse that's a
      - (JK-тригери)
        
        двома стійкими станами та інформаційними входами
        
        універсальні з роздільною установкою станів “0” і “1”
        
        інформаційними входами
        J (аналог S) і К (аналог R)
        
        JK-тригер не має заборонених комбінацій
        
        при збігу сигналів JK = 1 переключається в протилежний стан
        
        Тригер типу JK є універсальним
        
        може виконувати функції RS-тригера (при роздільному надходженні сигналів J і К)
        
        Т-тригера (при одночасній подачі сигналів J і К)
        
        D-тригера (при подачі сигналу від входу J через інвертор на вхід K)
      - з одним інформаційним входом (D-тригери)
        
        Це рівняння показує, що після перемикання стан D-тригера повторює значення сигналу на D-вході в тактові моменти часу.
        
        Тому в літературі D-тригери часто називають тригерами затримки (від Delay – затримка).
        
        D-тригер “слідкує” за зміною сигналу на D-вході під час дії синхросигналу С і зберігає ту інформацію, яка була в момент його закінчення.
        
        RS-тригери такої властивості не мають і тому вони менше завадостійкі порівняно з D-тригерами.
      - з лічильним входом (T-тригери)
        
        З двома стійкими станами та одним інформаційним T-входом.
        
        Стан T-тригера змінюється на протилежний після кожного надходження лічильного сигналу на T-вхід.
    - - асинхронні
        
        Тригери, які не мають С-входу, називаються асинхронними (рис.3.2, а і б)
        
        В асинхронних тригерах записування інформації відбувається в будь-який момент часу при надходженні сигналів до інформаційних входів.
      - синхронні
        
        Тригери, які мають С-вхід, називаються синхронними.
        
        У синхронному тригері записування інформації можливе при збігу сигналів на інформаційному й синхронному входах.
        
        Цим пояснюється вища стійкість до перешкод синхронних тригерів порівняно з асинхронними.
    - - статичні
      - динамічні
    - - однотактові
      - двотактові
      - тритактові
    - - одноступеневі
      - двоступеневі
    - - тригери на елементах НЕ ЧИ (NOR)
      - тригери на елементах НЕ І ЧИ (NOR + AND)
      - тригери на елементах НЕ І (NAND)
- - - - асинхронні
      - синхронні
    - - у паралельних регістрах записування і видача слів виконується одночасно всіма розрядами
      - послідовних – розряд за розрядом в напрямку від молодших розрядів до старших або навпаки;
      - універсальні регістри забезпечують як паралельний, так і послідовний обмін інформацією;
    - - однофазні
        поданні значення кожного
        розряду слова передається
        по одній лінії зв'язку
        
        При однофазному записуванні значення кожного розряду слова А=АnAn-1…Аi …А1 надходить по одній лінії зв'язку на вхід S (або J) відповідних тригерів.
        
        Після зчитування записаної інформації регістр має обнулятися по спільному R входу
      - парафазні
        по двох лініях
        (одночасно відображається пряме
        та інверсне значення розряду)
        
        При парафазному записуванні інформації значення кожного розряду слова А передається по двох лініях зв'язку.
        
        При цьому пряме значення Аі надходить на вхід S (або J) відповідних тригерів
        
        інверсне значення Ai' – на вхід R (або K)
        
        У цьому випадку не потрібне попереднє скидання регістра в стан "0", тому що таку функцію виконує сигнал
    - - двототактні
      - багатотактні
      - однототактні
    - - читання
      - порозрядні логічні й зсуву
      - записування
      - установлювальні
      - перетворення послідовного
        коду в паралельний і навпаки
    - - односторонні (лівий або правий зсув)
      - двосторонні (реверсивні)
    - - потенціальні
      - імпульснi
      - потенціально-імпульсні
  - - - логічне додавання і множення
      - додавання за модулем два і його заперечення
      - інверсія слова
    - - Мікрооперації зсуву використовують у процесі виконання команд множення, ділення і нормалізації.
      - Крім того, за допомогою зсуву здійснюється перетворення паралельного коду в послідовний або навпаки (наприклад, при обміні інформацією з магнітними стрічками і дисками).
      - Зсув слова може виконуватися вправо (у бік молодших розрядів) або вліво (у бік старших розрядів).
      - Арифметичні та циклічні зсуви переважно використовують при виконанні команд в процесорах
      - Логічні зсуви забезпечують перетворення послідовного коду в паралельний і навпаки в пристроях зв'язку з магнітними стрічками і дисками
- - - - утворення послідовності
        адрес команд програми
    - - одержання сигналів
        мікрооперацій і синхронізації;
      - аналого-цифрові перетворення
        і побудова електронних таймерів
  - - - Модуль лічби КЛЧ визначає число станів лічильника.
    - - Модуль двійкового n-розрядного лічильника визначається цілим степенем двійки М=2n
  - - - зчитування інформації виконується після кожного вхідного лічильного імпульсу, наприклад, в лічильнику адреси команд.
    - - підрахунок заданого числа імпульсів або лічба протягом певного часу.
    - - (перерахунку) основним є зменшення частоти надходження імпульсів в КЛЧ разів.
  - - - позиційні
      - непозиційні
    - - двійкові
        
        Двійкові лічильники реалізують лічбу вхідних імпульсів у двійковій системі числення.
        
        Розряди двійкового лічильника будуються на двоступеневих Т-тригерах або D-тригерах з динамічним керуванням по фронту синхросигналу (в лічильному режимі).
      - десяткові
        
        Двійково-десяткові лічильники реалізують лічбу імпульсів у десятковій системі числення, причому кожна десяткова цифра від нуля до дев’яти кодується чотирирозрядним двійковим кодом (тетрадою).
        
        Ці лічильники часто називають десятковими або декадними, оскільки вони працюють з модулем лічби, кратним десяти (10, 100, 1000 і т.д.).
      - з довільним постійним або змінним (програмованим) модулем;
    - - прості
        
        підсумовуючі (прямої лічби)
        
        У підсумовуючих лічильниках
        кожний доданий імпульс
        U+ збільшує стан на одиницю
        
        віднімальні (зворотної лічби)
        
        У віднімальних лічильниках
        кожний віднімальний імпульс
        U – зменшує стан на одиницю
      - реверсивні
        
        Двійкові реверсивні лічильники мають переходи у двох напрямках: в прямому (при лічбі підсумовуючих сигналів U +) і в зворотному (при переліку віднімальних сигналів U –).
        
        одноканальні
        
        В одноканальних реверсивних лічильниках підсумовуючі U + і віднімальні U – сигнали почергово надходять на спільний лічильний вхід, а напрямок лічби задається напрямком ланцюгів міжрозрядних перенесень або позик.
        
        двоканальні
        
        Двоканальні реверсивні лічильники мають два лічильних входи: один для підсумовуючих імпульсів U+, другий – для віднімальних U–
    - - послідовним(асинхронними) переносами
        
        У лічильниках з послідовними перенесеннями тригери перемикаються почергово після кожного вхідного імпульсу в напрямку від молодших розрядів до старших.
        
        В режимі керування швидкодія асинхронного лічильника приблизно в n раз менша ніж в режимі ділення.
        
        Перевагою асинхронних лічильників є простота схеми: збільшення розрядності виконується підключенням необхідного числа тригерів.
        
        До недоліків асинхронних лічильників відносяться порівняно низька швидкодія в режимі керування та її залежність від числа розрядів, а також поява проміжних вихідних двійкових кодів у процесі послідовного перемикання тригерів у новий стан.
      - наскрізним переносами
      - паралельним(синхронними) переносами
        
        У лічильниках з паралельними перенесеннями тригери перемикаються одночасно після кожного вхідного імпульсу, такі лічильники називаються паралельними або синхронними.
        
        Перевага - синхронні лічильники забезпечують найбільшу швидкодію в режимі керування.
      - комбінованим переносами (позикою)
    - - T, JK, D
    - - потенціальні
      - імпульсні
      - потенціально-імпульсні
  - - - мінімальним інтервалом часу між двома вхідними імпульсами, при якому ще зберігається працездатність лічильника.
    - - Швидкодія лічильника визначається максимальною частотою Fm надходження вхідних імпульсів в режимі ділення й обчислюється за формулою Fm = 1/tТ.
  - - - не потребує вихідного дешифратора,
        оскільки всі стани відрізняються
        наявністю одиниці лише в одному
        якому-небудь тригері;
      - в процесі лічби завжди переключається
        в одиничний стан лише один тригер,
        що забезпечує мінімальне значення tвст;
      - спрощується побудова схеми контролю лічильника.
- - - - одноступеневі (лінійні)
        
        У лінійному дешифраторі "з n в m" кожна вихідна функція Fi реалізується повністю окремим n-вхідним логічним елементом при використанні парафазного вхідного коду.
      - Пірамідальні дешифратори
        
        Основним недоліком пірамідального дешифратора є велике число ступенів, що суттєво збільшує час дешифрації коду.
        
        На першому ступені дешифруються змінні X2 і X1, на другому ступені добавляється розряд X3. При більшому числі розрядів дешифрованого коду, наприклад, n>10, дешифратор в n/4 економічніше лінійного.
      - прямокутні (матричні)
        
        При великому числі розрядів прямокутний дешифратор майже у n/2 рази економічніший лінійного і у два рази – пірамідального.
      - Багатоступеневі
        
        Принцип побудови багатоступеневих дешифраторів полягає у послідовному розбитті вхідного багаторозрядного коду до отримання у кожній групі двох - трьох розрядів.
    - - двійкові
      - двійково-десяткові
    - - однофазними входами
      - парафазними входами
    - - повні
      - неповні
    - - інверсному значеннях
      - прямому значеннях
    - - І, НЕ, ЧИ, НЕ І, НЕ ЧИ
- - - - Для цього використовується неповний шифратор “з 10 в 4”.
      - Шифратори, які при одночасному натисканні декількох клавіш виробляють код тільки старшої цифри, називаються пріоритетними.
      - Пріоритетні шифратори, які призначені для пошуку старшої (лівої) одиниці в слові та формування на виході двійкового номера шуканого розряду, називаються покажчиками старшої одиниці
- - - - апаратний
        
        дублювання операцій (9.7a)
        реалізується двома однаковими суматорами (SM), на входи яких одночасно поступають доданки А(n) і В(n).
        
        відновлення вхідних сигналів (9.7б)
        Дворозрядне слово А2A1 декодується і значення унітарного коду з виходів дешифратора поступає на входи шифратора. При правильній роботі дешифратора і шифратора вхідний код А2A1 має збігатися з вихідним кодом шифратора В2B1. При цьому на виході схеми порівняння встановиться одиничне значення ознаки FA=В.
      - програмний
    - - в двійковому числі найчастіше виникають одиничні помилки – втрата або поява зайвої одиниці.
        У обох випадках число одиниць зміниться на одну.
      - Якщо двійкове число мало непарне число одиниць, то після одиничної помилки воно виявиться парним і навпаки.
      - На практиці контроль непарності використовується частіше, оскільки фіксує повне пропадання інформації.
- - - - паралельні
        
        У паралельних n-розрядних суматорах значення всіх розрядів операндів поступають одночасно на відповідні входи однорозрядних підсумовуючих схем.
      - послідовні
        
        У послідовних суматорах значення розрядів операндів та перенесення, що запам’ятовувалися в минулому такті, поступають послідовно в напрямку від молодших розрядів до старших на входи одного однорозрядного суматора.
      - паралельно-послідовні
        
        В паралельно-послідовних суматорах числа розбиваються на частини, наприклад, байти, розряди байтів поступають на входи восьмирозрядного суматора паралельно (одночасно), а самі байти – послідовно, в напрямку від молодших до старших байтів з урахуванням запам’ятованого перенесення.
    - - напівсуматори
      - однорозрядні
      - багаторозрядні суматори
    - - комбінаційні
        
        У комбінаційних суматорах результат операції додавання запам’ятовується в регістрі результату.
      - накопичувальні
        
        В накопичувальних суматорах процес додавання поєднується із зберіганням результату. Це пояснюється використанням Т-тригерів як однорозрядних схем додавання.
      - комбіновані
    - - послідовним
        
        Послідовні перенесення схемно створюються просто, але є повільнодіючими.
      - наскрізним
      - паралельним
        
        Паралельні перенесення схемно організуються значно складніше, але дають високу швидкодію.
      - комбінованим перенесеннями
        (з груповою структурою)
    - - позиційні (двійкові, двійково-десяткові, трійкові)
      - непозиційні, наприклад, у системі залишкових класів
    - - 8-, 16-, 32-, 64-розрядні;
    - - оберненому кодах
      - доповняльному кодах
    - - синхронні
        
        Суматори з постійним інтервалом часу для додавання називаються синхронними.
        
        На практиці переважно використовуються синхронні суматори.
      - асинхронні
        
        Суматори, в яких інтервал часу для додавання визначається моментом фактичного закінчення операції, називаються асинхронними.
  - - - вартість однорозрядної схеми додавання визначається загальним числом логічних входів використаних елементів;
      - вартість багаторозрядного суматора визначається загальною кількістю використаних мікросхем;
      - вартість багаторозрядного суматора визначається споживаною потужністю суматора.
- - - - Прямий код зручний при перетворенні сигналів систем стеження тому, що при переході через нуль не міняються старші розряди коду, а це дозволяє реалізувати лінійний перехід від малих позитивних до малих негативних вихідних напруг.
      - У доповняльному коді (рис. 12.2, в) позитивні числа перетворюються так, як і в прямому коді, а негативні – двійковим доповненням відповідного позитивного числа (інверсія всіх розрядів з подальшим додаванням одиниці в молодший розряд).
      - Для виключення комутуючих елементів із схеми ЦАП використовують зміщений код, що є найпростішим (рис. 12.2, б).
  - - - від восьми до вісімнадцяти
      - Число розрядів визначає максимальну кількість кодових комбінацій на вході ЦАП, що дорівнює 2n.
- - - - найбільш поширеними є прямий
      - обернений
      - доповняльний коди, які забезпечують представлення знака числа і заміну операції віднімання додаванням
      - циклічний з лишком три
- - - - список арифметико-логічних операцій (система команд);
      - типи і формати команд і даних;
      - організацію адресного простору пам’яті і периферійних пристроїв;
      - способи адресації команд і даних;
  - - - Search Results
      - Web results
      - Арифметико-логічний пристрій