Please enable JavaScript.
Coggle requires JavaScript to display documents.
Arquitetura de Computadores (Máquina multinível (Nível 3: do Sistema…
Arquitetura de Computadores
Máquina multinível
Nível 3: do Sistema Operacional
Nível 2: da Arquitetura do Conjunto de Instruções
Nível 4: da linguagem do montador ou de montagem
Nível 1: da Microarquitetura
Nível 5: das linguagens orientadas para solução dos problemas
Nível 0: da Lógica Digital
Arquiteturas
Von Neumann
Memória
UC - Unidade de controle
E/S
Barramento externo compartilhado entre dados e endereços
Registradores
Acumulador gerencia E/S
ULA - Unidade Lógica Aritmética
Harvard
Possui memórias distintas
Uma para dados outra para instruções
Melhor desempenho que Neumann
Barramento
Processador
UC (Unidade de Controle)
Utiliza o barramento de endereço das instruções
Recebe instruções vindas da memória
ULA (Unidade Lógica Aritmética)
Efetua operação como AND, + e -
Resultados vão para registrador de saída
Registradores
PC
Program counter
Próxima instrução a ser buscada para execução
IR
Instruction Register
Mantém a instrução que está sendo executada
Instruções
Registrador-Memória
Dois operandos na ULA
Depois armazena nos registradores
Registrador-Registrador
Palavras da memória diretamente na ULA
Vice-versa
Ciclo buscar-decodificar-executar
Traz a próxima instrução da memória para o registrador de instrução (IR);
Altera o registrador contador de programa (PC) para que aponte para a próxima instrução;
Determina o tipo de instrução trazida;
Se a instrução utilizar uma palavra na memória, determinar onde ela está;
Traz a palavra para um registrador da CPU, se necessário;
Executa a instrução;
Volta à etapa 1, para a execução da próxima instrução.
Memória
Hierarquia
Memória principal
Volátil
RAM
DRAM
Dynamic random access
Memória RAM principal
SRAM
Eh o DDR Double Data Rate
mais utilizada para o cache do sistema
ROM
Somente leitura
Não podem ser apagadas
TIpos
PROM Nunca mais apaga
EPROM Erasable Radiation Ultraviolet
EEPROM Electrically Erasable
BIOS
Realiza o POST
Usa memória ROM
Memória cache
SRAM é utilizada para a mem cache
Princípios da Localidade
Temporal (Dado acessado recentemente tem mais chances de ser usado novamente do que um dado usado há mais tempo.
Espacial (há uma maior probabilidade de acesso para dados e instruções em endereços próximos àqueles acessados recentemente.)
Mapeamentos
Associativo completo
: um bloco da memória principal pode ser carregado para qualquer linha do cache.
Associativo por conjuntos
: meio termo entre o direto e o associativo.
Direto
: cada bloco da memória principal é mapeado para uma linha do cache.
Levels
L1, pode ser dividida entre dados e instruções
L2
L3
Protocolo MESI
Exclusiva
Compartilhada
Modificada
Inválida
Busca
Dado encontrado na cache: cache HIT
Dado não encontrado na cache: cache MIS
Registradores
RDM
Registrador de dados de memória
Armazena temporariamente o endereço de acesso a uma posição de memória, ou seja, uma informação transferida da memória principal.
REM
Registrador de endereço da memória
Serve para armazenar temporariamente a informação que é transferida, armazena também a mesma quantidade de bits do barramento de dados.
X86
Base
Apontador da pilha
Registrador de dados
Apontador da base do frame
Contador
indice da origem dos dados
Acumulador
índice do destino
Memória Secundária
4.2. Mídias ópticas
4.1. Discos
Setor é a menor unidade física
Cluster agrupa setores
SSDs usam NAND
Arquiteturas
Palavra de memória
Um PC com palavra de 32 bits tem 4 bytes/palavra
Um PC com palavra de 64 bits tem 8 bytes/palavra
CPU trabalha com palavras da memória
Ordenação de Bytes
Big Endian
Numeração na ordem normal humana
Palavra: [ J ] [ I ] [ M ] [ ]
Numeração começa na ordem grande
Da esquerda para a direita
Little Endian
Numeração invertida ao Big Endian
Palavra: [ ] [ M ] [ I ] [ J ]
Numeração começa na ordem menor
Da direita para a esquerda
Arquitetura de Processadores
RISC
Reduced
Trabalham a frequências mais altas
Poucas instruções simples
Mais simples e mais barato
Execução otimizada
Poucos modos de endereçamento
Uso intenso de Pipeline (Quebrar execução em múltiplas partes)
CISC
Várias centenas de instruções
386 e 486
Complex instructions
Múltiplos modos de endereçamento
Memória > Registrador
Registrador > Memória
Registrador > Registrador
Microcódigo reside em memória de controle ROM
Criar nova instrução quase não tem custo