Please enable JavaScript.
Coggle requires JavaScript to display documents.
计算机系统结构 (硬件 (外部设备 (外存储器/辅存, I/O设备), 主机 (CPU (运算器 (通用寄存器组, 状态条件寄存器, ALU),…
计算机系统结构
硬件
系统总线
外部设备
外存储器/辅存
I/O设备
主机
内存
cache
概念扩充:凡是位于速度相差较大的两种硬件之间,用于协调两者数据传输速度差异的结构,均可称之为Cache
命中率的计算
主存
RAM(非易失)
SRAM
基本结构
译码驱动
读写控制
存储矩阵(双稳态触发器)
片选/地址/数据/读写线
功耗高
价格高
集成度低
速度快
DRAM
集成度高、功耗低、价格低
基本存储单元(电容)
定期刷新、速度慢
ROM
CPU
运算器
通用寄存器组
状态条件寄存器
ALU
控制器
cache
软件
系统软件
编译和解释程序
数据库管理系统
操作系统
应用软件
chapter3
主存储器基本结构
地址寄存器MAR
存储单元数目
地址译码器
存储体
数据缓冲寄存器MDR
存储字长
读写控制线路
计算
存储系统平均访问时间
h
ta+(1-h)
tb
访问效率
ta/T
cache命中率
a/a+b
寻址
按字节寻址
按字寻址
寻址空间
能寻址的最大容量(单元个数
寻址范围
地址范围,一个区间[由寻址方式&字长来确定]
容量扩展
字扩展
增加存储器中字的数量
位扩展
用多个存储器芯片对字长扩充
字位扩展
非易失性存储器
ROM
Flash memory
易失性存储器
ram
dram
sram
chapter 5
微指针格式设计
控制字段
判别字段
微命令字段
下地址
cpu基本组成
控制器
各寄存器及其用途
MAR
存储单元的地址
指令寄存器IR
正在/即将—指令
程序计数器PC
下一条指令的存储单元地址(
MDR
对存储单元读/写的数据
指令译码部件
对IR译码确定哪一条指令
控制电路
产生控制信号,在时许脉冲的同步下控制各个部件的动作
内部总线
运算器
ALU
通用寄存器
状态条件寄存器
总线
cpu总线
系统总线
微程序控制器(设计) 流程图
chapter 1
C语言转换层次
机器语言模块(+库程序(机器语言)) 链接器
机器语言程序 加载器
汇编语言程序 汇编器
存储器
C语言程序 编译器
文
硬件&软件的逻辑等价性
任何操作可以有软件来实现也可以由硬件来实现;
任何指令的执行可以由硬件完成也可以由软件完成。
电子计算机近代史
计算机设计八大理念
redundancy
冗余提高可靠性
Moore's law
面向摩尔定律的设计
memory hierarchy
存储器层次
abstraction
使用抽象简化设计
prediction
使用预测提高性能
common case
加速大概率事件
pipelining
流水线
parallelism
并行
冯诺依曼机特征
运算器、控制器、存储器、I/O 五部分
※存储程序,程序和数据混合存储在同一个存储器中,一律用二进制表示
顺序执行
chapter 2
数制与编码
原码补码反码的表示
进制转换
定点数的表示与运算
不恢复余数法/加减除数法
32位浮点数的表示
chapter4
指令格式
每条等长,为2字节
第一个字节
高四位—操作码
低四位—寄存器号
第二个字节
存储单元地址
指令系统
执行指令步骤
译码
执行
取指
回写
体系结构
指令系统的兼容性