Please enable JavaScript.
Coggle requires JavaScript to display documents.
CPU (Instrucciones (Tipos de instrucciones (aritméticas (add, add with…
CPU
Instrucciones
Conjunto de instrucciones
Tipos
[
2
]
CISC
- Complex Instruction Set Computer
Gran número de instrucciones complejas
Código con menos lineas
Pocos registros de
propósito general
Muchos registros de
uso dedicado
Motorola 68000, Zilog Z80 y familia Intel x86, AMD x86-64
SISC
- Simple Instruction Set Computer
Permite ejecutar tareas
en paralelo
. RISC es uno de sus subconjuntos
RISC
- Reduced Instruction Set Computer
Pocas instrucciones y muy básicas.
Instrucciones tamaño fijo y con pocos formatos
Solo las instrucciones de
carga
y
almacenamiento
acceden a la la memoria
Muchos registros de
propósito general
ARM,
MIPS
), SPARC, PowerPC, 2 DEC Alpha
,
Características
Completo
: realizadas en tiempo finito
Eficiente
: alta velocidad de cálculo
Autocontenidas
: contienen todo la info para ejecutarse
Independientes
: no dependen de otra ejecución
Son Completas si
Excritura
Mover a la izquierda una posición y leer
Mover a la derecha una posición y leer
Parar
Tipos de instrucciones
aritméticas
add, add with carry, susbstract, increment, decrement, multiply, divide, extend, negate absolute
de comparación
compare
test
de transferencia de datos
registro a registro
registro a memoria
memoria a registro
memoria a memoria
lógicas
and
or
xor
not
de desplazamiento
shift
rotate
de bits
bit test
bit clear
bit set
de control
Salto incondicional
)
Salto condicional
llamadas a subrutinas
gestión de las interrupciones
de entrada salida
mapeada en memoria
independiente
de control y miscelaneas
halt
wait
nop
enable
test and set
Arquitecturas
de CPU
Permiten paralelismo
A nivel de instrucción
VLIM
(very long instruction word)
Superescalares
Término utilizado en oposición a Microarquitectura escalar que no implementa paralelismo
No implementan paralelismo
Microarquitectura escalar
Solo procesa un dato a la vez
Clasificado como
SISD
Computación paralela
[
2
]
Tipos paralelismos
Pipeline
PLP (Process Level Paralelism)
TLP (Thread-level parallelism)
DLP (Data Level Paralelism)
ILP (Instruction Level Paralelism)
Arquitectura de computadoras
Harvard
Memoria: distintos dispositivos de almacenamiento para instrucciones y datos
Distinto número de bits para datos que para instrucciones
de Von Neumann
Memoria: mismo dispositivo de almacenamiento para instrucciones y datos
Canal de transmisión de datos compartido entre CPU y memoria lo que genera cuello botella
Composición
Bloques funcionales
Unidad de Proceso
Funciones
Ejecutar tareas encomendadas por la UC
Elementos que utiliza
Unidad aritmético lógica
Unidad de coma flotante
Registro acumulador
)
Registro de estado
Bus entrada/salida
)
Unidad de Control
Funciones
buscar las instrucciones en la memoria principal, decodificarlas (interpretación) y ejecutarlas con la ayuda de la UC
Tipos
Cableadas
microprogramadas
Componentes
Registro de instrucción
Recuento de programa
Controlador y decodificador
Secuenciador
Reloj
Componentes
UAL
Unidad de Control
Registros internos
De datos
de memoria
de propósito general
de coma flotante
constantes
de propósito específico
contador de programa
acumulador
)
de instrucción
de pila
índice
MDR
MAR
ALU
Registros
CF
(Carry Flag o acarreo, bit 0)
PF
(Parity Flag o par, bit 2)
AF
(Auxiliary carry Flag, bit 4)
ZF
(Zero Flag o signo cero, bit 6)
SF
(Sign Flag o sin, bit 7)
TF
(Trap Flag, bit 8)
IF
(Interrupt Flag interrupción, bit 9)
DF
(Direction Flag, bit 10)
OF
(Overflow flag o desbordamiento, bit 11)
Saltos incondicionales
), [
2
] [
3
]
Siempre se realizan, al contrario que los condicionales
JMP dirección
==> salta a la dirección
JMP @A + DPTR
==> Salta a la dirección A + DPTR
CALL dirección
==> Llama a la subrutina "dirección"
RET
==> Regreso a la subrutina
RETI
==> Regreso de la interrupción
NOP
==> Sin operación
Conceptos varios
Spooling
Añadir trabajos en un buffer para que un dispositivo más lento acceda a ellos cuando pueda
Interrupción vs excepción
Interrupción
Señal que envía un dispositivo de E/S a la CPU para indicar que la operación de la que se estaba ocupando, ya ha terminado.
No forma parte del programa: pertenece al
SO
a la
BIOS
Los dispositivos comunican interrupciones por líneas
IRQ
que llegan al
controlador de interrupciones
(componente hardware integrado en procesador en circuito separado)
A partir del número del
IRQ
busca en la tabla de
vectores de interrupción
Las interrupciones
NMI
(interrupciones no enmascarables) no pueden interrumpirse por otras con mayor prioridad
Si procesador no tiene un controlador de interrupciones integrado, tendrá una única linea de interrupción (INT)
Excepción
Situación de error detectada por la CPU mientras ejecutaba una instrucción, que requiere tratamiento por parte del SO