Please enable JavaScript.
Coggle requires JavaScript to display documents.
ARQUITECTURA DE COMPUTADORAS - Coggle Diagram
ARQUITECTURA DE COMPUTADORAS
Arquitectura clásica.
Estas arquitectura se desarrollaron en las primeras computadoras electromecánicas y de tubos de vacío.
La arquitectura de una computadora.
Explica la situación de sus componentes y permite de terminar las posibilidades de que un sistema informático con una determinada configuración, pueda realizar las operaciones para las que se va a utilizar.
ARQUITECTURA VON NEUMANN.
Un sistema con arquitectura Von Neumann el tamaño de la unidad de datos o instrucciones está fijado por el ancho del bus que comunica la memoria con la CUP.
Sus principales limitaciones son: La limitación de la longitud de las instrucciones por el bus de datos, que hace el microprocesador tenga que realizar varios accesos a memoria para buscar instrucciones complejas.
La limitación de la velocidad de operación a causa del bus único para datos e instrucciones que no deja acceder simultáneamente a unas y otras.
Constan de las siguientes partes: Memoria principal
E/S, Transfiere datos entre la computadora y el exterior.
Sistema de interconexión de bus (Bus del sistema) Es un mecanismo que proporciona la comunicación entre la CPU, la memoria y E/S.
Dispositivo de Entrada y Salida: Los dispositivo de entrada y salida son aparatos electrónicos que son conectadas a la computadora a través de sus ranuras de entrada o salida.
Registro: Es el área de almacenamiento interno temporal de datos para la CUP.
Unidad Aritmética y Lógica (ALU) Lleva a cabo funciones de procesamiento de datos
Unidad de control: Controla el funcionamiento de la CUP y la computadora.
Ventajas
Permite código auto modificable.
Arquitectura electrónica fácil de diseñar
Instrucciones y datos recuperados de forma secuencial.
Desventajas.
Debido a que la memoria es común a los datos y las instrucciones, el proceso de ejecución de todo es mas lento debido a dos accesos de memoria.
La limitación de la longitud de las instrucciones por el bus de datos, hacen que el procesador tenga que realizar accesos a memoria para buscar instrucciones complejas.
ARQUITECTURA HARVARD.
Unas de las memorias contiene solamente las instrucciones del programa y la otra solamente datos.
Ventajas: el tiempo de acceso a las instrucciones puede superponerse en el de los datos, logrando una mayor velocidad de operación.
Constan de las siguientes partes: Se pueden almacenar instrucciones de 12 bits en la memoria del programa, mientras los datos se almacenan en 8 bits en una memoria aparte.
Desventaja: Deben poseer instrucciones especiales para acceder a tablas de valores constantes que pueda ser necesario incluir en los programas.
Consiste simplemente en un esquema en el que el CUP, está conectado por intermedios de dos buses separados.
SARUITECTURA SEGMENTADAS
Comprende una secuencia de acciones determinada que debe llevar a cabo la CPU para ejecutar cada instrucción en un programa.
Cada instrucción del juego de instrucciones de una CPU puede requerir diferente número de ciclos de instrucción para su ejecución.
Generalidades
Un ciclo de instrucción (también llamado ciclo de fetch-and-execute o ciclo de fetch-decode-execute en inglés) es el período que tarda la unidad central de proceso (CPU) en ejecutar una instrucción de lenguaje máquina.
Un ciclo de instrucción está formado por uno o más ciclos máquina.
¿Qué es la segmentación o pipelining?
La segmentación (pipelining)es una técnica de implementación por la cual se solapa la ejecución de múltiples instrucciones.Hoy día, la segmentación es la técnica de implementación clave utilizada para hacer CPU rápidas.
a segmentación es como una línea de ensamblaje: cada etapa de la segmentación completa una parte de la instrucción.
La segmentación consigue una reducción en el tiempo de ejecución medio por instrucción. Esta reducción se puede obtener decrementando la duración del ciclo de reloj de la máquina segmentada o disminuyendo el número de ciclos de reloj por instrucción, o haciendo ambas cosas. Normalmente, el mayor impacto está en el número de ciclos de reloj por instrucción, aunque el ciclo de reloj es, con frecuencia, más corto en una máquina segmentada (especialmente en supercomputadores segmentados).
Tipos de cauces:
Encauzamiento de instrucciones en el DLX.
Parones:
Arquitectura DLX.
por dependencia estructural,
por dependencia de datos,
por dependencia de control.
Múltiples unidades funcionales.
Ejemplo: el MIPS R4000.
Formato de instrucciones DLX
El procesador DLX
Direcciones de memoria de 32 bits
– Modelo de memoria “BIG-ENDIAN”
Tamaño de las transferencias de datos
– Entre GPRs y memoria
• 8, 16 y 32 bits
– Entre FPRs y memoria
• 32 y 64 bits
La arquitectura del conjunto de instrucciones DLX fue presentada por primera vez en la obra “Computer Architecture: A Quantitative Approach” de Jonh Hennessy y Dave Patterson. Según sus autores, DLX es el segundo computador poliinsaturado del mundo.
Ciclos de cada instrucción
Ejecución de instrucciones en 5 ciclos
Etapas del cause
Donde:
IF: Búsqueda de instrucción
Búsqueda de una instrucción de la memoria de instrucciones
ID: Búsqueda de registros y decodificación de instrucciones
EXE: Ejecución o cálculo de dirección
MEM: Acceso a la memoria de datos.
WB: Escribir datos en el archivo de registros.
Ejecución instrucciones segmentadas
Lección sobre la segmentación
La segmentación no ayuda en la realización de una única tarea, ayuda en la realización de una carga de trabajo.
Se pueden realizar múltiples tareas simultáneamente utilizando diferentes recursos.
La velocidad se incrementa si se aumenta el número de segmentos.
La razón de segmentación está dada por el segmento más lento.
El desbalance en el largo de los segmentos reduce la velocidad (speedup)
El tiempo en llenar y vaciar los segmentos reduce la velocidad.
Almacén para las dependencias.
Consiste en dedicar unidades específicas del procesador a cada una de las partes del ciclo de instrucción y ejecutarlas paralelamente.
Mejora dramáticamente el rendimiento debido a que en los procesadores modernos tienen hasta 14 etapas en el ciclo de instrucción.
La unidad de control se subdivide en dos o más unidades funcionales, cada una encargada de llevar a cabo una parte del ciclo de instrucción.
Se comunican a través de una cola de instrucciones (Pipeline).
ARQUITECTURA DE MULTIPROCESAMIENTO.
Cuando se desea incrementar el desempeño más allá de lo que permite la técnica de segmentación del cauce (límite teórico de una instrucción por ciclo de reloj), se requiere utilizar más de un procesador para la ejecución del programa de aplicación.
El alto rendimiento y bajo coste de los microprocesadores inspiraron un renovado interés en los multiprocesadores en los años ochenta. Varios microprocesadores se pueden colocar sobre un bus común porque:
son mucho más pequeños que los procesadores multichip, las caches pueden disminuir el tráfico del bus y los protocolos de coherencia pueden mantener caché y memoria consistente.
Un reloj del sistema reside en la tarjeta madre. Éste envía una señal a todos los componentes de la computadora en ritmo, como un metrónomo. Generalmente, este ritmo se genera como una onda cuadrada, como la siguiente:
Cada onda en esta señal mide un ciclo de reloj.
Si el reloj del sistema funciona a 100MHZ, esto significa que hay 100 millones de ciclos del reloj en un segundo.
Cada acción en la computadora se marca con un tiempo mediante estos ciclos del reloj y para realizarse, cada acción toma cierto número de ciclos del reloj.
Cuando se procesa una solicitud de la memoria, por ejemplo, el controlador de la memoria puede informar al procesador que los datos requeridos llegarán en seis ciclos de reloj.
cuando un reloj del sistema de 100MHZ interactúa con un CPU de 400MHZ, cada dispositivo entiende que cada ciclo de reloj del sistema es igual a cuatro ciclos de reloj del CPU; éstos utilizan un factor de cuatro para sincronizar sus acciones.
Un procesador de 8 bits puede manejar 8 bits cada vez. Los procesadores pueden ser, hasta ahora, de 8-, 16-, 32-, o 64- bits.
Cuanto más grande sea el número = más rápida será la procesamiento
Las CPUs de multiprocesamiento se clasifican de la siguiente manera:
SIMO – (Single Instruction, Multiple Operand ), procesadores vectoriales.
MISO – (Multiple Instruction, Single Operand ), no implementado
SISO – (Single Instruction, Single Operand ), computadoras independientes.
MIMO – (Multiple Instruction, Multiple Operand ) sistemas SMP, Clusters
