Please enable JavaScript.

Coggle requires JavaScript to display documents.

邏輯設計 - Coggle Diagram

- - - - $display("time=%0d A = %0b B = %0b",$time,t_A,t_B) ;
      - $moniitor("time=", $time,"select=%b",t_select) ;
  - - - gate level
        
        最複雜每個閘都標明輸入輸出
      - data level
        
        直接寫運算式
      - behavior
        
        描述電路的行為 (當...就會...)
        
        輸出都是reg(register 暫存器)
        
        always @ (A or select)
        當@ ()中的變數有所改變則執行always的內容
        
        2'b00 3'b000
      - 各種model可以混用
      - assignment
        
        procedural
        
        像是behavior modling
        
        輸出是依靠特定的狀態多用在sequntial circuit
        
        continuous
        
        像是data moduling
        
        他的輸出和輸入是固定的