Please enable JavaScript.
Coggle requires JavaScript to display documents.
DC transient response - Coggle Diagram
DC transient response
RC Delay Models
TR 을 SW와 R로 정의
Tpdr, Tpdf, Tcdr, Tcdf 구하는 것이 목적
Drain,Source ~ OtherGate
Elmore Delay
Path 잘 정해야 한다.
Layout
Logic levels and Noise Margins
어디까지 1/0으로 인정?
경계선 input시 Noise는 어디까지 허용?
Transient Response
input이 부드럽게 변한다
output이 부드럽게 변한다
중간과정이 짧아야 좋다
Delay어떻게 정의?
PASS Transistor
pull-up
PMOS good
gate에서 Vtp 해결
NMOS |VDD-Vtn|
pull-down
NMOS good
gate에서 Vtn해결
PMOS |0+Vtp|
DC Response
동작
Ids 줄줄센다
Delay Estimation
