Please enable JavaScript.
Coggle requires JavaScript to display documents.
메모리 계층구조 (가상 메모리 (정의: 메인 메모리가 2차 저장장치를 위한 캐시로 이용, 가상주소와 페이지 테이블(메모리를 인덱스하는…
메모리 계층구조
가상 메모리
-
-
-
-
-
-
TLB 실패와 페이지 부재는 예외 처리 방식을 이용하여 처리되고, 메모리 접근이 발생하는 끝 부분에서 처리됨
메모리 기술
-
-
-
디스크 메모리: 자성체로 코팅되어 있는 원판과 읽기/쓰기 헤드로 구성. 트랙, 섹터로 구성
-
캐시 성능의
측정 및 향상
-
-
다단계 캐시
1차 캐시: 블록 크기가 작고, 적중 시간 최소화에 초점을 맞춰 설계
2차 캐시: 블록 크기가 크고, 실패율에 중점을 맞춰 설계
-
-
-
신용도 있는
메모리 계층구조
-
해밍 ECC 계산
왼쪽부터 1로 번호 매김 -> 2의 멱승에 위치한 비트를 패리티 비트 -> 다른 비트는 데이터 비트 -> 패리트 비트의 위치에 따라 검사하는 데이터 비트 결정 -> 짝수 패리티가 되도록 패리티 값 설정
-
-